黑料不打烊

Tendencias e Información del Mercado

Explosión de los Requisitos de Cómputo de Entrenamiento en Modelos Fundacionales

Las ejecuciones de entrenamiento ahora superan 10?? operaciones de punto flotante, cien veces el punto de referencia de 2020. OpenAI necesitó 25.000 GPU NVIDIA A100 para GPT-4, mientras que Llama 3.1 de 405.000 millones de parámetros de Meta consumió más de 16.000 H100S.^{[1]Meta AI, "Presentando Llama 3.1," ai.meta.com} Estos clústeres saturan el ancho de banda de HBM3E antes de que los núcleos tensores alcancen la plena utilización, lo que obliga a los arquitectos a adoptar interposers 2.5D como CoWoS-L que proporcionan un ancho de banda chip a chip de 10 TB/s. Las GPU de doble chip también permiten a los proveedores recuperar mosaicos con rendimiento parcial, mejorando la economía general de las obleas. A medida que los investigadores apuntan a modelos de 10 billones de parámetros para 2027, el empaquetado seguirá siendo la palanca principal para satisfacer las demandas de ancho de banda y suministro de energía.

Ciclos de Actualización Rápida de Aceleradores de IA en Centros de Datos en la Nube

Los hiperescaladores están reduciendo los intervalos de actualización de aceleradores de dos a?os a uno. Microsoft desplegó Maia 200 en Azure a finales de 2025, Google comenzó los envíos en volumen de TPU v8 en 2025 y AWS introdujo Trainium 2 en 2024. Cada SKU exige un empaquetado que mezcle chips lógicos, de memoria y de E/S analógica en una sola huella. Las variantes de inferencia sensibles a la latencia favorecen cada vez más el apilamiento vertical, empujando a los proveedores hacia la unión híbrida. Los plazos de entrega para las líneas CoWoS son de 6 a 9 meses, por lo que las alianzas a largo plazo con fundiciones se vuelven decisivas para la asignación de capacidad.

Hojas de Ruta de Integración Heterogénea de las Principales Fundiciones

Las fundiciones ahora comercializan nodos de empaquetado junto con nodos de litografía. TSMC agrupa CoWoS-S, CoWoS-L y CoWoS-R bajo su paraguas 3DFabric y está elevando su capacidad a 150.000 obleas por mes para finales de 2026. Foveros Direct de Intel impulsa un paso de bump de 10 ?m con unión híbrida, reduce el grosor del paquete en un 30% y disminuye la capacitancia parásita en un 40%. La serie I-Cube de Samsung ofrece variantes modulares que reducen la barrera de entrada para los dise?adores sin fábrica. Los enlaces UCIe 2.0 estandarizados ahora permiten a los dise?adores mezclar chiplets de múltiples proveedores, catalizando una integración heterogénea más amplia.

Financiamiento Gubernamental para la Expansión de la Capacidad de Empaquetado Avanzado

La Ley CHIPS y Ciencia de Estados Unidos reservó 1.600 millones USD exclusivamente para empaquetado y sustratos, con Absolics, Applied Materials y la Universidad Estatal de Arizona entre los primeros beneficiarios. 闯补辫ó苍 comprometió 920.000 millones JPY (6.300 millones USD) para expandir el sitio de TSMC en Kumamoto, y Corea del Sur lanzó un paquete de 26 billones KRW (19.400 millones USD) para Samsung y SK hynix. Estos subsidios diversifican el riesgo geográfico y acortan las cadenas de suministro, pero también intensifican las guerras localizadas por el talento.

Desafíos de Gestión del Rendimiento más allá de las Pilas HBM de 8 Capas

El HBM3E de 12 capas de SK hynix aporta 36 GB por paquete, pero enfrenta tolerancias de alineación inferiores a 1 ?m y deformaciones superiores a 50 ?m durante el reflujo, reduciendo los rendimientos al rango del 50% bajo.^{[2]SK hynix News, "El Primer HBM3E de 12 Capas de la Industria," news.skhynix.com} Samsung planea contrarrestar esto con unión híbrida para HBM4 en 2026, pero ese proceso ajusta las especificaciones de rugosidad superficial a niveles sub-nanométricos y aumenta la sensibilidad a partículas. Los rendimientos de CoWoS-L de TSMC alcanzan el 70%-80% a 8 capas, pero caen por debajo del 50% a 12 capas, duplicando el costo por paquete funcional. Hasta que maduren la entrega de energía por la parte trasera y las nuevas químicas de relleno, las pilas de gran capacidad seguirán siendo costosas.

Preparación Limitada de la Cadena de Suministro de Micro-Bump por debajo de 10 ?m

El sistema Endura Copper Barrier Seed de Applied Materials apunta a un paso de 5 ?m, pero se envía en cantidades limitadas con plazos de entrega de 12 meses. La herramienta de litografía Telios de Tokyo Electron y la plataforma de inspección LS-9800 de KLA tienen precios de ocho cifras y plazos de entrega de nueve meses. Pocos OSAT pueden financiar las compras, por lo que TSMC, Samsung e Intel disfrutan de una ventaja de 18 meses. La escasez está ralentizando las aceleraciones de la unión híbrida y manteniendo elevadas las tarifas diarias de CoWoS, presionando a los proveedores de segundo nivel.

*Nuestras previsiones consideran los impactos de impulsores y restricciones como direccionales, no aditivos. Las previsiones de impacto reflejan el crecimiento base, los efectos de mezcla y las interacciones entre variables.

Análisis de Segmentos

El empaquetado IC 2.5D representó el 88% de los ingresos de 2025, impulsado por los envíos de CoWoS a las GPU NVIDIA Blackwell. El tama?o del mercado de empaquetado IC 2.5D y 3D para soluciones 2.5D está anclado por interposers de silicio multi-retícula que integran mosaicos lógicos con hasta ocho pilas HBM. Aun así, se prevé que el empaquetado IC 3D crezca a una CAGR del 32,49%, ya que el apilamiento vertical reduce las rutas de se?al en un 90% y desbloquea la entrega de energía por la parte trasera. Los procesadores Meteor Lake de Intel muestran ganancias de energía del 20% a través de Foveros Direct habilitado por PowerVia, y la hoja de ruta X-Cube de Samsung rivaliza con ese rendimiento. En los próximos cinco a?os, la inferencia de IA en el borde y los presupuestos térmicos por debajo de 500 W empujarán a los dise?adores hacia topologías 3D que minimizan la huella y la latencia.

Los obstáculos de adopción persisten. El ensamblaje 3D requiere pruebas de chip conocido bueno en cada capa y una alineación oblea a oblea más precisa, lo que ralentiza el rendimiento en comparación con la unión de interposers 2.5D. El arrastre de rendimiento persiste para pilas con más de 4 capas lógicas activas, aunque los proveedores están co-optimizando el dise?o de chips, el adelgazamiento de obleas y los pasos de compresión térmica para aumentar la productividad de la línea. A medida que estos problemas se resuelvan, la participación de 3D en el mercado general de empaquetado IC 2.5D y 3D está proyectada para duplicarse para 2031, incluso cuando los interposers 2.5D mantengan la primacía para las GPU de entrenamiento con gran demanda de memoria que necesitan una gran área lateral.

CoWoS aseguró una participación de mercado del 69% en 2025, impulsado por NVIDIA, AMD y múltiples chips personalizados de hiperescaladores. La participación de mercado de empaquetado IC 2.5D y 3D comandada por CoWoS refleja las ventajas tempranas de la curva de aprendizaje y la integración de front-end con los nodos de 4 nm y 3 nm de TSMC. Sin embargo, las líneas EMIB y Foveros de Intel registran una CAGR del 32,89%, impulsadas por Gaudi 3, Ponte Vecchio y clientes externos de fundición. EMIB integra un puente de silicio dentro de un laminado orgánico, reduciendo el costo del paquete en un 40% en comparación con los interposers de área completa. Foveros apila chips a un paso de 10 ?m, reduciendo la latencia para cargas de trabajo de inferencia que valoran la capacidad de respuesta en milisegundos.

El I-Cube de Samsung introduce variantes modulares H-Cube, S-Cube y X-Cube, posicionando a la empresa coreana como una sólida alternativa en dise?os centrados en la memoria. Las ofertas de OSAT como Amkor SWIFT y ASE FOCoS apuntan a mercados de IA en el borde sensibles al costo, donde el grosor del paquete y los costos de la lista de materiales superan el ancho de banda absoluto. Con el tiempo, la diversidad de plataformas permitirá a los dise?adores mezclar modalidades de interposer, puente y fan-out, seleccionando la arquitectura de menor costo que satisfaga las necesidades de la carga de trabajo.

Los aceleradores de entrenamiento de IA representaron el 57% de los ingresos de 2025, ya que los hiperescaladores invirtieron gasto de capital en clústeres de modelos fundacionales. Los paquetes CoWoS-L con un ancho de banda de 10 TB/s son ahora el estándar mínimo para modelos con más de un billón de parámetros. Sin embargo, los aceleradores de inferencia están proyectados para una CAGR del 32,77%, impulsados por la monetización de servicios similares a ChatGPT y el auge de los despliegues en el borde en vehículos autónomos e IoT industrial. El tama?o del mercado de empaquetado IC 2.5D y 3D vinculado a la inferencia se ampliará a medida que los sobres de potencia se reduzcan y los objetivos de latencia se ajusten, dando ventaja a los dise?os de lógica-memoria apilados en 3D.

Los aceleradores de computación de alto rendimiento (HPC), aunque ocupan una porción menor del mercado, continúan sirviendo como plataformas críticas para la innovación. Productos como el MI325X de AMD, que cuenta con 256 GB de memoria HBM3E en un interposer 2.5D, y el Ponte Vecchio de Intel, que comprende 47 mosaicos, ejemplifican enfoques híbridos que integran los requisitos de dise?o de entrenamiento, inferencia y HPC. Estas tecnologías permiten la polinización cruzada de ideas y avances en diferentes aplicaciones. Además, los conocimientos de áreas como la gestión térmica y el control del rendimiento se comparten entre segmentos, acelerando significativamente los ciclos de aprendizaje y desarrollo dentro de la industria.

Los hiperescaladores y proveedores de nube poseían el 73% de la demanda de 2025, gracias a la integración vertical y los amplios recursos financieros que aseguran asignaciones de CoWoS a largo plazo. El mercado de empaquetado IC 2.5D y 3D sigue siendo limitado en capacidad; las líneas de TSMC están reservadas hasta 2026, dejando a los clientes más peque?os buscando espacios. No obstante, se prevé que la infraestructura de IA empresarial registre una CAGR del 32,91% porque las normas de soberanía de datos y los cálculos del costo total de propiedad impulsan los despliegues en nube privada y en las instalaciones. Dell y Hewlett-Packard Enterprise ahora agrupan nodos MI300 y H100 con refrigeración líquida, facilitando la adopción para compradores que no son hiperescaladores.

Los institutos de investigación y los centros gubernamentales de HPC contribuyen a diversificar el panorama de la computación de alto rendimiento, aunque sus ciclos de adquisición tienden a ser más largos que los de otros sectores. Ejemplos notables incluyen Frontier en el Laboratorio Nacional de Oak Ridge y Aurora en el Laboratorio Nacional de Argonne, ambos de los cuales utilizan GPU empaquetadas en 2.5D para lograr capacidades de computación a escala exascala. Estos sistemas sirven como puntos de referencia críticos para las iniciativas de inteligencia artificial (IA) respaldadas por el gobierno en todo el mundo, mostrando el potencial de las tecnologías avanzadas de HPC para impulsar la innovación y apoyar las necesidades computacionales a gran escala.

Análisis Geográfico

Mercado de Empaquetado de CI 2.5D y 3D para Aceleradores de IA en APAC

础蝉颈补-笔补肠í蹿颈肠辞 capturó el 65% de los ingresos de 2025, impulsado por el dominio de Taiwán en la tecnología CoWoS y el liderazgo de Corea del Sur en la producción de HBM. TSMC está invirtiendo entre 52.000 millones y 56.000 millones de USD en gastos de capital hasta 2026, con planes para alcanzar una capacidad de producción de 150.000 obleas CoWoS por mes. Por su parte, Samsung ha anunciado un plan de gastos de capital récord de 73.000 millones de USD para 2026, con una parte significativa asignada a las líneas de producción de HBM4 con unión híbrida. Además, 闯补辫ó苍 ha proporcionado un subsidio de 920.000 millones de JPY (6.300 millones de USD) para el sitio de TSMC en Kumamoto, estableciendo un segundo centro importante en Asia y reduciendo la dependencia de una única ubicación geográfica.

Mercado de Empaquetado de CI 2.5D y 3D para Aceleradores de IA en América del Norte

Se proyecta que América del Norte será la región de más rápido crecimiento, con una tasa de crecimiento anual compuesta (CAGR) del 33,09%. Este crecimiento está impulsado por 1.600 millones de USD en subvenciones de empaquetado de la Ley CHIPS y el complejo de fabricación de Intel en Ohio, que integra la litografía de extremo frontal con tecnologías avanzadas de extremo posterior como Foveros y EMIB.^{[3]Intel, "Ohio Leading-Edge Chip Factories," intel.com} Asimismo, el nuevo centro de investigación de Applied Materials en Sunnyvale, California, y la planta de fabricación de sustratos de vidrio de Absolics en Georgia están contribuyendo a optimizar las cadenas de suministro de materiales críticos dentro de la región.

Mercado de Empaquetado de CI 2.5D y 3D para Aceleradores de IA en EMEA y América del Sur

La cuota de mercado de Europa sigue siendo relativamente modesta; sin embargo, la Ley Europea de Chips por valor de 43.000 millones de EUR (47.000 millones de USD) está apoyando actualmente el desarrollo de líneas piloto de empaquetado en Alemania y Francia. En contraste, América del Sur, Oriente Medio y ?frica están rezagados, pero están buscando activamente asociaciones con OSAT para apoyar la producción de chips automotrices e industriales. Las iniciativas tempranas, como Ceitec de Brasil y las empresas respaldadas por Mubadala de los Emiratos ?rabes Unidos, están avanzando, aunque se espera que la capacidad de fabricación de interposers a gran escala permanezca concentrada en Asia y América del Norte hasta 2031.