黑料不打烊

Markttrends und Einblicke

Rasante Verbreitung generativer KI-Workloads

Frontier-Modelle überschreiten mittlerweile eine Billion Parameter und erfordern eine Speicherbandbreite von über 20 TB/s – ein Schwellenwert, der nur mit gro?fl?chigen Silizium-Interposern erreichbar ist. NVIDIAs Blackwell-Architektur wird 2026 in gro?en Stückzahlen ausgeliefert, mit acht HBM3E-Stacks, die 18 TB/s liefern, was Package-Footprints von über 3.500 mm? erfordert. Der Schwenk von trainingszentrischen zu inferenzdominierten Deployments priorisiert Speicherkapazit?t und Latenz gegenüber reiner Rechendichte, wie Microsofts Maia 100 und Googles TPU v5p zeigen, die beide 2025 eingeführt wurden. Die kundenspezifischen Siliziuml?sungen der Hyperscaler fragmentieren den GPU- und HPC-Silizium-Interposer-Markt, da jeder propriet?re Beschleuniger seine eigene CoWoS-Zuteilung ben?tigt und die Nachfrage hoch h?lt, selbst wenn das GPU-Stückzahlwachstum nachl?sst. Infolgedessen genie?en Interposer-Lieferanten eine mehrj?hrige Planungssicherheit, müssen jedoch Kleinserien-Sonderdesigns jonglieren, was die Linienauslastung erschwert.^{[1]NVIDIA Corp., "NVIDIA Blackwell Platform Arrives to Power a New Era of Computing," NVIDIA Newsroom, nvidianews.nvidia.com}

Steigende HBM-Stack-Anzahlen pro GPU-Paket

Die HBM-Integration hat sich von vier Stacks im Jahr 2022 auf acht im Jahr 2025 verdoppelt, mit 12-Stack-Roadmaps, die für 2028 geplant sind. Jeder zus?tzliche Stack multipliziert die TSV-Dichte und verst?rkt thermische Gradienten über Die-Gr??en von mehr als 2.000 mm?. TSMCs CoWoS-L, eingeführt im Jahr 2024, unterteilt Logik- und Speicherzonen, um 12-Stack-Layouts zu erm?glichen, ohne 400-W-Thermalhüllen zu überschreiten, w?hrend SK Hynix 2025 mit der Serienlieferung von 12-lagigem HBM3E begann. Engp?sse auf der Speicherseite bleiben akut, da drei Anbieter noch immer 95 % der HBM-Kapazit?t kontrollieren, was Welleneffekte erzeugt, die sich auf die Interposer-Wafer-Planung auswirken.

?bergang zu Chiplet-basierten GPU-Architekturen

Die Disaggregation monolithischer Dies senkt die Kosten und steigert die Ausbeute – eine Strategie, die AMDs MI300 im Jahr 2024 pionierte, indem 5-nm-Compute-Chiplets mit 6-nm-I/O-Dies auf einem gemeinsamen Interposer kombiniert und die Fertigungskosten um bis zu 40 % gesenkt wurden. Intels 47-Kachel-Ponte-Vecchio zeigte, dass der Ansatz skalierbar ist, doch Intels Entscheidung, Falcon Shores zugunsten des Rack-Scale-Jaguar-Shores zu verschieben, unterstreicht praktische Paketgrenzen. Chiplet-Schemata erfordern Interposer, die multiterabit-f?hige Die-zu-Die-Verbindungen mit Sub-Nanosekunden-Latenz unterstützen, was die Einführung offener Standards wie UCIe 2.0 beschleunigt. Die Flexibilit?t hat ihren Planungspreis: Foundries müssen mehrere Die-Gr??en reservieren, was die Photomaskenkapazit?t belastet und die Hochlauf?konomie verlangsamt.

Breite Einführung von 2,5D-Paketen in Netzwerk-ASICs

Die Migration zu 800-G- und 1,6-T-Ethernet hat Netzwerk-ASICs hervorgebracht, die ein Dutzend HBM-Stacks neben Switching-Logik integrieren. Broadcoms Tomahawk 6, der 2026 ausgeliefert wird, konsolidiert 102,4 Tb/s Switching auf einem Interposer über 6.000 mm? und senkt die Leistung pro Bit um eine Gr??enordnung im Vergleich zu organischen Substraten. Marvells Teralynx 11 verwendet 2-nm-Prozessknoten und 3-D-bidirektionale I/O mit 6,4 Gb/s für nicht-blockierende Fabrics für GPU-Megacluster. Da Netzwerk-Erneuerungszyklen unabh?ngig von KI-Booms alle drei bis fünf Jahre stattfinden, bringt die Interposer-Nachfrage in diesem Segment willkommene Stabilit?t für ausgelagerte Halbleitermontage- und Testh?user (OSAT).

Begrenzte Foundry-Kapazit?t für Interposer ≥65.000 mm?

Nur drei Anbieter – TSMC, Samsung und Intel – k?nnen derzeit Interposer verarbeiten, die Retikelgr??en von 65.000 mm? überschreiten. TSMC dominiert mit rund 70 % der installierten CoWoS-Fertigungskapazit?t, aber selbst nach der Hochskalierung auf 150.000 Wafer-Starts pro Monat bis Ende 2026 wird NVIDIA allein mehr als die H?lfte dieser Kapazit?t beanspruchen. Multi-Shot-Lithografie verlangsamt jedes Werkzeug auf kaum 40 Wafer pro Tag, und TSV-?tzger?te haben Lieferzeiten von 18 Monaten. Die Auslagerung der Endmontage an ASE Technology und Amkor Technology verbessert den Durchsatz, birgt jedoch Ausbeiterisiken an den ?bergabepunkten und verl?ngert den Engpass bis mindestens 2027.

Hohe Build-Up-Substratkosten, die Interposer-Einsparungen aufwiegen

Glasfaserengp?sse und der Wechsel zu Materialien mit extrem niedrigem Verlust für 112-Gb/s-Signalübertragung haben die Preise für fortschrittliche IC-Substrate seit 2024 um 30–40 % angehoben. Die führenden Anbieter Unimicron Technology und Ibiden haben die Preise 2025 zweimal erh?ht und weitere Erh?hungen für 2026 angekündigt. Infolgedessen kostet ein vollst?ndiges CoWoS-Paket nun 800–1.200 USD gegenüber 400–600 USD vor zwei Jahren, was die erwarteten Einsparungen durch Die-Disaggregation schm?lert. Unternehmens-Beschleuniger mit einem Preis von 10.000–15.000 USD k?nnen eine solche Materialinflation schwerer absorbieren als Hyperscale-Produkte, die über 30.000 USD verkauft werden, was die OSAT-Margen drückt und die Erkundung substratloser Fan-out-Alternativen f?rdert.

*Unsere Prognosen behandeln die Auswirkungen von Treibern und Einschr?nkungen als richtungsweisend und nicht additiv. Die Wirkungsprognosen berücksichtigen Basiswachstum, Mischungseffekte und Wechselwirkungen zwischen Variablen.

Segmentanalyse

Passive Silizium-Interposer machten 2025 82 % des GPU- und HPC-Silizium-Interposer-Marktes aus, was auf ausgereifte Prozesskontrolle, hohe TSV-Ausbeuten und einen klaren Kostenvorteil für Pakete mit Fokus auf Signalrouting und HBM-Integration zurückzuführen ist. Der GPU- und HPC-Silizium-Interposer-Markt für passive Designs belief sich 2025 auf 1,90 Milliarden USD und w?chst weiter, da Hyperscale-Cluster immer gr??ere Footprints einsetzen. Dennoch veranlassen die thermischen und Stromversorgungsgrenzen rein passiver Schichten Designer dazu, lokalisierte Regler, Retimer und ?berwachungsschaltkreise direkt auf der Interposer-Ebene zu integrieren.

Aktive Varianten verzeichnen daher einen kr?ftigen CAGR von 26,98 % bis 2031 und steigen von einer bescheidenen Basis von 0,42 Milliarden USD im Jahr 2025. Intels EMIB zeigt, wie lokalisierte Siliziumbrücken die Materialkosten für kleine Die-Layouts um bis zu 50 % senken k?nnen, w?hrend TSMCs SoIC gestapelte Logikbl?cke mit Pitches unter 1 ?m zusammenfügt. Mit wachsenden Speicherzahlen reduzieren aktive Stromversorgungsnetze den Spannungsabfall, erm?glichen h?here Taktfrequenzen und erzielen Effizienzgewinne, die ihre Designkomplexit?t überwiegen. Analysten erwarten, dass aktive L?sungen bis 2031 einen Marktanteil von 25–30 % am GPU- und HPC-Silizium-Interposer-Markt erobern werden.

KI- und Machine-Learning-Beschleuniger beanspruchten 2025 48 % des Umsatzes, was einer GPU- und HPC-Silizium-Interposer-Marktgr??e von 1,11 Milliarden USD entspricht. Ihr CAGR von 27,38 % spiegelt den Schwenk zu speicherzentrierten Inferenz-Engines wie NVIDIA Rubin wider, das 288 GB HBM4 integriert und mehr als 4.000 mm? Interposer-Fl?che ben?tigt. Wissenschaftliches HPC bleibt der zweitgr??te Abnehmer, angetrieben durch Exascale-Beschaffungen in den Vereinigten Staaten, Japan und Europa, doch seine Wachstumskurve ist gleichm??iger, da Beschaffungszyklen von mehrj?hrigen Regierungsbudgets abh?ngen.

Netzwerk-ASICs sind der aufkommende Lichtblick. Obwohl sie heute einen kleineren absoluten Ausgabenanteil repr?sentieren, erfordert Switching-Silizium für 800-G- und 1,6-T-Ethernet eine 10-fache Leistungseffizienz gegenüber Plattformen von 2023, und nur 2,5-D-Silizium-Interposer erfüllen die Impedanz- und Dichteziele.^{[2]TSMC, "TSMC 2.5-D and 3-D IC Technologies," tsmc.com} Dementsprechend tragen Netzwerkprojekte einen überproportionalen Anteil der inkrementellen Waferlast bei OSATs bei und bieten Diversifikation gegenüber Schwankungen in der GPU-Nachfrage. ?ber den Prognosezeitraum erwarten Analysten, dass Netzwerk-ASICs den Abstand verringern werden, da Hyperscale-Betreiber ihre Fabric-Schichten alle 3 bis 5 Jahre erneuern.

Cloud-Dienstleister machten 2025 72 % des Volumens aus, dank milliardenschwerer KI-Investitionen von Microsoft, Google, Meta und Amazon. Ihr aggregiertes Engagement von 315 Milliarden USD im Gesch?ftsjahr 2025–2026 untermauert langfristige Vertr?ge, die Interposer-Linienzeiten weit im Voraus vor dem Tape-out sichern. Dennoch wachsen Unternehmensrechenzentren am schnellsten, mit einem CAGR von 27,43 %, da Banken, Gesundheitsgruppen und Industrieunternehmen souver?ne LLM-Stacks aufbauen, um Datenschutzvorschriften zu erfüllen.

Diese Bifurkation zwingt Verpackungslieferanten dazu, zwei divergierende Design-Envelopes zu jonglieren. Hyperscale-Module zielen auf flüssigkeitsgekühlte 1.000-GPU-Racks ab, die 700 W pro Ger?t überschreiten, w?hrend Unternehmen luftgekühlte Boards unter 400 W begrenzen und die Stücklistenkosten genau im Blick behalten. Infolgedessen müssen OSATs ihre milliardenschweren CoWoS-Linien über h?hervolumige, margenarme Unternehmensl?ufe amortisieren und gleichzeitig Premium-Lanes für Hyperscaler vorhalten.

Notiz: Segmentanteile aller einzelnen Segmente sind nach dem Berichtskauf verfügbar

Geografische Analyse

APAC GPU- und HPC-Silizium-Interposer-Markt

Asien-Pazifik hielt im Jahr 2025 einen dominanten Anteil von 65 % am GPU- und HPC-Silizium-Interposer-Markt, gestützt durch TSMCs CoWoS-Zentren in Zhunan und Longtan sowie Samsungs I-Cube-Linien in Hwaseong und Pyeongtaek. Taiwan allein repr?sentiert etwa die H?lfte der weltweiten Interposer-Produktion, und sowohl taiwanesische als auch südkoreanische Fertigungsst?tten profitieren von der engen Konzentration von Substrat-, Masken- und Chemikalienlieferanten. Chinesische OSATs wie JCET Group verfügen über fortschrittliche Fan-out-Werkzeuge, sind jedoch US-amerikanischen Exportkontrollen unterworfen, die den Zugang zu modernsten TSV-Werkzeugen verwehren, wodurch inl?ndische Geh?use auf veraltete Designs beschr?nkt bleiben, die HBM4 nicht unterstützen k?nnen.

Nordamerika GPU- und HPC-Silizium-Interposer-Markt

Nordamerika ist der am schnellsten wachsende Regionalmarkt und wird voraussichtlich bis 2031 mit einem CAGR von 27,58 % wachsen. CHIPS-Act-Anreize in H?he von insgesamt 39 Milliarden USD haben den Bau neuer Fertigungsst?tten und Verpackungsanlagen beschleunigt. Intels Zuschuss von 8,5 Milliarden USD zuzüglich eines Darlehens von 11 Milliarden USD unterstützt Standorte in Arizona und Ohio, die EMIB- und Foveros-Baugruppen produzieren werden, w?hrend TSMCs Fertigungsst?tte in Arizona, die durch 6,6 Milliarden USD an Bundesf?rderung unterstützt wird, im Jahr 2027 CoWoS-Kapazit?ten hinzufügt.^{[3]U.S. Department of Commerce, "Biden-Harris Administration Announces Preliminary Terms with TSMC Arizona," commerce.gov} Amkor Technology investiert 7 Milliarden USD in einen Campus in Arizona mit dem Ziel einer Produktion ab 2027, jedoch bleibt die Kostenbasis Nordamerikas 30–40 % über der des asiatisch-pazifischen Raums, was die Akzeptanz bei kostenempfindlichen Unternehmen einschr?nkt.

EMEA- und 厂ü诲补尘别谤颈办补-GPU- und HPC-Silizium-Interposer-Markt

Europa h?lt einen mittleren einstelligen Anteil, begrenzt durch knappe Fertigungskapazit?ten und minimale Verpackungskompetenz jenseits hochwertiger Substrate. Der Europ?ische Chips Act lenkt 43 Milliarden EUR (ungef?hr 46,4 Milliarden USD) in Richtung Logik-Fertigungsst?tten statt in 2,5-D-Montagelinien, wodurch die Region bei HBM-zentrierten Ger?ten auf Importe angewiesen bleibt. 厂ü诲补尘别谤颈办补, der Nahe Osten und Afrika machen zusammen weniger als 2 % der Nachfrage aus, doch aufkommende staatliche KI-Programme k?nnten regionale Rechenzentrumsbauten ansto?en, die in der zweiten H?lfte des Jahrzehnts wiederum lokalisierte Verpackungsl?sungen nach sich ziehen.