黑料不打烊

Tendências e Perspectivas do Mercado Global de GPU Baseada em Chiplets

Escape do Limite de Reticula em IA e HPC

O limite de tamanho de reticula tornou-se uma restri??o direta de design no mercado de GPU baseada em chiplets, pois os principais sistemas de treinamento de IA n?o podem mais depender exclusivamente do escalonamento monolítico. A NVIDIA trouxe essa quest?o para a produ??o comercial com a Vera Rubin, que combina 2 chiplets de computa??o do tamanho de reticula com 8 pilhas de HBM4, e está programada para envio em volume na segunda metade de 2026.^{[1]NVIDIA Corporation, "NVIDIA Vera Rubin POD, Seven Chips, Five Rack-Scale Systems, One AI Supercomputer," NVIDIA Technical Blog, nvidia.com} A Intel Foundry também declarou que a interconex?o EMIB 2,5D foi projetada para suportar mais de 8 vezes o tamanho de reticula em 2026 e 12 vezes até 2028, indicando que o escalonamento em nível de pacote está substituindo o escalonamento em nível de die nos programas avan?ados de GPU. Essa mudan?a favorece empresas que conseguem particionar computa??o, memória e entrada/saída em vários dies sem perder desempenho, disciplina de rendimento ou alinhamento de software. A AMD refor?ou essa dire??o ao vincular as implanta??es da Helios a partir da segunda metade de 2026 às GPUs chiplet MI450X, confirmando que o escape de reticula agora faz parte do planejamento de plataforma de produ??o, e n?o de um caminho de arquitetura experimental.

Ado??o de Pacotes 2,5D e 3D Centrados em HBM

A integra??o de HBM tornou-se um requisito básico para aceleradores de IA competitivos, tornando o empacotamento 2,5D e 3D um dos motores de crescimento mais fortes no mercado de GPU baseada em chiplets. A TSMC informou que sua capacidade de CoWoS expandiu de 15.000 wafers por mês no final de 2023 para 70.000-80.000 wafers por mês no final de 2025, com meta de 120.000-130.000 wafers por mês até o final de 2026. Mesmo com essa expans?o, os principais programas de GPU ainda dependem de aloca??o antecipada de capacidade de integra??o de interposer e HBM, o que mantém o acesso ao empacotamento estrategicamente importante para o cronograma de lan?amento e o atendimento ao cliente. A Samsung também destacou a integra??o heterogênea avan?ada e a liga??o híbrida de cobre como parte de seu roadmap para estruturas densas multi-die, o que apoia a tendência de acoplamento mais estreito entre GPU e memória. O resultado é um mercado de GPU baseada em chiplets onde a prontid?o do empacotamento agora molda a competitividade do produto quase tanto quanto o acesso ao nó lógico.

Redu??o de NRE em Nós Avan?ados por Meio de Reutiliza??o de IP

O mercado de GPU baseada em chiplets também se beneficia de menores custos de requalifica??o quando os fornecedores reutilizam blocos validados em múltiplas gera??es de produtos. Dies de entrada/saída estáveis, estruturas SerDes e controladores de memória podem permanecer no lugar enquanto apenas o chiplet de computa??o avan?a para um novo nó, reduzindo a requalifica??o completa do sistema exigida em cada ciclo. Esse modelo de reutiliza??o importa mais à medida que os nós de processo se tornam mais caros, pois oferece aos fornecedores uma forma de preservar a continuidade da plataforma enquanto ainda melhora a densidade de computa??o onde mais importa. A Cadence informou que o suporte ao UCIe 3.0 agora está integrado ao seu fluxo de implementa??o física, reduzindo parte da sobrecarga de design associada à integra??o modular de dies. ? medida que esses fluxos de trabalho amadurecem, o caso econ?mico para o mercado de unidade de processamento gráfico (GPU) baseada em chiplets se estende além dos maiores programas de hiperescaladores e alcan?a um conjunto mais amplo de designs de aceleradores empresariais e especializados.

Demanda de 5G, Nuvem e Redes por Silício Desagregado

A demanda de infraestrutura de nuvem, processamento de telecomunica??es e IA distribuída está impulsionando a ado??o de designs modulares de GPU no mercado de GPU baseada em chiplets. A dire??o da plataforma da NVIDIA para 2026 continua a vincular ganhos de desempenho a sistemas maiores em escala de rack, maior largura de banda de memória e configura??es multi-die, que suportam o uso mais amplo de blocos de computa??o desagregados. Nesses ambientes, os chiplets facilitam o ajuste de computa??o, memória e conectividade para diferentes requisitos de rack, borda e rede sem redesenhar um dispositivo monolítico completo. A mesma flexibilidade é importante em ambientes industriais e de telecomunica??es, onde limites de energia, fator de forma, latência e condi??es ambientais variam mais do que em clusters de treinamento centralizados. ? medida que os padr?es de implanta??o se expandem além dos centros de dados de hiperescala, o mercado endere?ável para GPUs baseadas em chiplets continua a crescer.

Gargalos Térmicos e de Entrega de Energia em Pacotes Densos de GPU

Os limites térmicos e de entrega de energia permanecem o problema de execu??o mais difícil no mercado de GPU baseada em chiplets, especialmente à medida que a potência dos pacotes de IA ultrapassa os níveis que o resfriamento a ar convencional consegue sustentar com eficiência. A Semiconductor Engineering relatou que pacotes de aceleradores de IA integrando 4 ou mais pilhas de HBM est?o agora ultrapassando 1 kW por dispositivo, o que eleva as demandas de resfriamento, integridade de energia e confiabilidade de longo prazo em toda a pilha de pacotes. A mesma publica??o também observou que a entrega de energia pelo lado traseiro pode aumentar as temperaturas locais de pontos quentes em rela??o às abordagens pelo lado frontal, adicionando mais uma camada de compromissos no design de pacotes densos de IA. Esses limites n?o impedem a ado??o, mas podem atrasar as expans?es, aumentar os custos de integra??o e reduzir o número de equipes capazes de executar o co-design térmico avan?ado com sucesso. ? por isso que os ganhos de desempenho no mercado de GPU baseada em chiplets est?o se tornando cada vez mais dependentes da arquitetura de resfriamento, do planejamento de energia e do layout do pacote trabalhando juntos desde o início.

Interoperabilidade Imatura entre Fornecedores e Responsabilidade de IP

A interoperabilidade entre fornecedores permanece imatura no mercado de GPU baseada em chiplets, mesmo com o suporte a padr?es abertos de die a die melhorando rapidamente. O Consórcio UCIe lan?ou a vers?o 3.0 em agosto de 2025, com taxas de dados de 64GT/s, suporte a empacotamento 3D, um canal sideband mais longo e download de firmware padronizado, fortalecendo assim a base técnica para integra??o multi-fornecedor. Mesmo assim, os tecidos proprietários ainda lideram a receita atual porque oferecem largura de banda conhecida, latência, práticas de valida??o e responsabilidade dentro de ecossistemas rigidamente controlados. A Synopsys realizou o tape-out de IP UCIe de 64 Gbps em tecnologia de 2nm em 2025, e a Cadence adicionou suporte à implementa??o UCIe 3.0, mas a responsabilidade comercial e o design em pacotes de fornecedores mistos ainda est?o evoluindo.^{[2]Cadence Design Systems, "3D-IC Test and Reliability, KGD Strategies, Access Architecture, and Failure Mode," Cadence Community Blog, cadence.com} Até que esses fluxos de trabalho amadure?am, alguns construtores de sistemas continuar?o a preferir pilhas de chiplets controladas verticalmente em vez de combina??es mais abertas.

*Nossas previs?es tratam os impactos dos impulsionadores e restri??es como direcionais, e n?o aditivos. As previs?es de impacto refletem o crescimento de base, os efeitos de composi??o e as intera??es entre variáveis.

Análise de Segmentos

Por Tipo de Processador: Módulos Aceleradores de IA Elevam o Teto de Crescimento

Os chiplets de GPU em SoCs multi-die e configura??es adaptativas impulsionaram a demanda por tipo de processador, com 53,81% da participa??o do mercado de GPU baseada em chiplets em 2025. Os chiplets de GPU aceleradores de IA e módulos de GPU heterogêneos est?o projetados para crescer a um CAGR de 33,28% até 2031, tornando-os o tipo de processador de expans?o mais rápida no mercado de GPU baseada em chiplets. Essa acelera??o segue a tendência em dire??o a sistemas de treinamento que exigem escape de reticula, maior largura de banda de memória e escalonamento modular, em vez de um die monolítico maior. A plataforma Vera Rubin da NVIDIA ilustra essa mudan?a com uma arquitetura de chiplet de computa??o dupla e 8 pilhas de HBM4, em um ciclo de produto comercial voltado para envios em volume na segunda metade de 2026.

As configura??es de SoC multi-die mantiveram a base mais ampla porque se encaixam em programas empresariais, automotivos e de consumo que precisam de computa??o modular sem o perfil de custo total dos aceleradores de IA de fronteira. O mix de processadores também está mudando porque os chiplets reutilizáveis permitem que os fornecedores mantenham estruturas validadas de entrada/saída e memória enquanto atualizam apenas o die de computa??o para um novo nó. Isso importa em programas com ciclos de design mais longos, onde a disciplina de qualifica??o e a continuidade da plataforma s?o t?o importantes quanto o pico absoluto de throughput. O planejamento de infraestrutura da AMD para 2026 em torno do MI450X dentro do sistema Helios mostra como as escolhas de processador agora est?o sendo vinculadas diretamente a modelos de implanta??o em nível de rack no mercado de GPU baseada em chiplets.

Nota: Participa??es de segmentos de todos os segmentos individuais disponíveis mediante compra do relatório

Por Tecnologia de Empacotamento: 2,5D Lidera Enquanto 3D Ganha Terreno

O empacotamento baseado em interposer 2,5D e bridge representou 47,48% do mercado de GPU baseada em chiplets em 2025, mantendo sua lideran?a como a principal abordagem de empacotamento. Esse segmento permaneceu à frente porque o CoWoS continua sendo o caminho de produ??o prático para os principais programas de GPU de IA que precisam de memória de alta largura de banda e roteamento denso de die a die. O roadmap publicado pela TSMC mostra uma expans?o acentuada da capacidade de CoWoS até 2026, confirmando o quanto essa plataforma se tornou central para a comercializa??o avan?ada de GPUs. A AMD também adicionou outra op??o pelo lado da oferta em maio de 2026, ao qualificar uma interconex?o Elevated Fanout Bridge baseada em painel 2,5D com a PTI, o que poderia aliviar a press?o sobre os fluxos convencionais baseados em wafer se a execu??o da produ??o permanecer estável.

O empacotamento empilhado 3D e com liga??o híbrida está projetado para crescer a um CAGR de 33,19% até 2031, tornando-o o segmento de empacotamento de crescimento mais rápido no mercado de GPU baseada em chiplets. O apelo da integra??o 3D decorre de caminhos de interconex?o mais curtos, acoplamento mais estreito de memória e a capacidade de aumentar a largura de banda sem expandir a área do pacote. A Samsung declarou que seu roadmap de integra??o heterogênea avan?ada inclui liga??o híbrida de cobre para estruturas densas multi-die, o que apoia o próximo estágio de escalonamento de pacotes. Ao longo do período de previs?o, o 2,5D deve permanecer o líder em volume enquanto o empacotamento 3D ganha participa??o em programas onde a densidade de largura de banda e a eficiência do sistema justificam maior complexidade de integra??o.

Por Padr?o de Interconex?o: O Impulso Aberto do UCIe Cresce Contra Ecossistemas Fechados

As interconex?es die a die proprietárias detinham uma participa??o de 51,74% em 2025, mantendo os ecossistemas fechados na lideran?a nas implanta??es atuais de alto desempenho. A interconex?o die a die baseada em UCIe está projetada para crescer a um CAGR de 32,88% até 2031, tornando-a o segmento de interconex?o de crescimento mais rápido no mercado de GPU baseada em chiplets. O equilíbrio atual reflete uma troca clara, pois os tecidos proprietários ainda fornecem largura de banda comprovada, latência e comportamento de valida??o dentro de plataformas rigidamente gerenciadas. O Consórcio UCIe fortaleceu a alternativa aberta em agosto de 2025, ao lan?ar a vers?o 3.0 com taxas de dados de 64GT/s, suporte a empacotamento 3D, um canal sideband de 100mm e download de firmware padronizado.

Os padr?es abertos também est?o se tornando mais fáceis de usar à medida que o ecossistema de design de suporte melhora para implementa??o, verifica??o e empacotamento de IP. A Synopsys concluiu um tape-out de IP UCIe de 64 Gbps em tecnologia de 2nm em 2025, demonstrando um caminho pronto para produ??o para designs modulares em nós avan?ados. A Cadence adicionou suporte ao UCIe 3.0 ao seu fluxo de implementa??o física, reduzindo barreiras práticas para equipes que constroem sistemas multi-die. Mesmo assim, a migra??o de tecidos proprietários será gradual porque as escolhas de interconex?o s?o bloqueadas cedo e permanecem vinculadas a modelos de software, valida??o e implanta??o de plataforma completa.

Nota: Participa??es de segmentos de todos os segmentos individuais disponíveis mediante compra do relatório

Por Setor de Usuário Final: IA de Borda Expande a Base de Demanda

Centros de dados e computa??o em nuvem representaram 46,32% do mercado de GPU baseada em chiplets em 2025, tornando-os o maior segmento de usuário final. A IA industrial e de borda está projetada para crescer a um CAGR de 33,91% até 2031, tornando-a o segmento de usuário final de crescimento mais rápido no mercado de GPU baseada em chiplets. A demanda de hiperescaladores ainda define a base de volume, pois grandes clusters de IA continuam a absorver as principais GPUs chiplet com os maiores requisitos de memória e empacotamento. O roadmap da NVIDIA para 2026 mantém esse centro de gravidade no lugar por meio de implanta??es Blackwell e Vera Rubin em infraestrutura de IA de grande escala.

O uso em borda e industrial está crescendo porque as arquiteturas de chiplet permitem que os fornecedores dimensionem computa??o, memória e entrada/saída para sistemas de inferência com restri??es de energia, em vez de for?ar um único design para cada implanta??o. Isso torna o modelo relevante para automa??o de fábricas, c?meras inteligentes, nós de borda de telecomunica??es e infraestrutura de rede privada que operam com limites térmicos e de fator de forma mais rígidos. O caminho automotivo e de mobilidade permanece mais gradual porque os requisitos de certifica??o de confiabilidade e seguran?a funcional adicionam trabalho de qualifica??o à integra??o de chiplets. O Consórcio UCIe incluiu recursos de confiabilidade e monitoramento de saúde voltados para o setor automotivo na vers?o 1.1, permitindo o uso mais amplo de arquiteturas de die modulares além dos sistemas centralizados de centros de dados. O ecossistema Open Chiplet Atlas da Tenstorrent também mostra que a base mais ampla de aceleradores está testando modelos de fornecimento modular além da linhagem tradicional de GPU.

Análise Geográfica

A América do Norte representou 46,94% da participa??o do mercado de GPU baseada em chiplets em 2025, tornando-a o maior mercado regional. A regi?o se beneficia da concentra??o de NVIDIA, AMD, Intel, hiperescaladores, fornecedores de EDA e parceiros avan?ados de empacotamento nos Estados Unidos. A colabora??o da NVIDIA com a Intel em setembro de 2025 para produtos personalizados de centro de dados e PC mostra como as decis?es centrais de arquitetura e as alian?as de ecossistema ainda s?o definidas na América do Norte.^{[3]NVIDIA Corporation, "NVIDIA and Intel to Develop AI Infrastructure and Personal Computing Products," NVIDIA Newsroom, nvidia.com} A Intel também mantém a regi?o forte em empacotamento e tecnologia de fundi??o por meio dos roadmaps EMIB e Foveros voltados para sistemas de IA de alto desempenho.

A ?蝉颈补-笔补肠í蹿颈肠辞 permaneceu a segunda maior regi?o e a principal base de produ??o para o mercado de GPU baseada em chiplets em 2025. A regi?o concentra a capacidade de CoWoS e SoIC na TSMC, programas avan?ados de integra??o heterogênea na Samsung, grandes cadeias de fornecimento de HBM e grandes opera??es de OSAT. O roadmap de CoWoS da TSMC e o roadmap de empacotamento avan?ado da Samsung mostram por que a ?蝉颈补-笔补肠í蹿颈肠辞 continua a controlar o lado de fabrica??o da montagem avan?ada de GPUs. A AMD refor?ou essa dependência em maio de 2026, ao anunciar mais de 10 bilh?es de USD em investimentos no ecossistema de Taiwan, vinculados a empacotamento, desenvolvimento de interconex?o bridge e produ??o da Helios. Isso deixa a ?蝉颈补-笔补肠í蹿颈肠辞 no centro do risco de execu??o de curto prazo e da oportunidade de curto prazo para o mercado de GPU baseada em chiplets.

O Oriente Médio e ?frica est?o projetados para expandir a um CAGR de 32,98% até 2031, tornando-os o segmento regional de crescimento mais rápido no mercado de unidade de processamento gráfico (GPU) baseada em chiplets. O crescimento nessa regi?o está vinculado a programas de IA soberana, constru??o de centros de dados e esfor?os mais amplos para garantir acesso local à infraestrutura de computa??o avan?ada. A Europa permanece importante por meio da demanda de supercomputa??o, programas de computa??o automotiva e requisitos de conformidade de materiais que afetam as escolhas de empacotamento. A América do Sul ainda está em estágio inicial de ado??o, com demanda centrada mais no acesso à computa??o de IA baseada em nuvem do que na aquisi??o direta de hardware de GPU chiplet. Em conjunto, esses padr?es regionais mostram um mercado liderado pelo controle de design da América do Norte, pela profundidade de fabrica??o da ?蝉颈补-笔补肠í蹿颈肠辞 e pela forma??o mais rápida de nova demanda no Oriente Médio e ?frica.