黑料不打烊

Tendencias e Información del Mercado Global de GPU Basadas en Chiplets

Escape del Límite de Retícula en IA y HPC

El límite de tama?o de retícula se ha convertido en una restricción de dise?o directa en el mercado de GPU basadas en chiplets, ya que los principales sistemas de entrenamiento de IA ya no pueden depender únicamente del escalado monolítico. NVIDIA trasladó este problema a la producción comercial con Vera Rubin, que combina 2 chiplets de cómputo del tama?o de una retícula con 8 pilas HBM4, y está programado para envíos en volumen en la segunda mitad de 2026.^{[1]NVIDIA Corporation, "NVIDIA Vera Rubin POD, Seven Chips, Five Rack-Scale Systems, One AI Supercomputer," NVIDIA Technical Blog, nvidia.com} Intel Foundry también declaró que la interconexión 2.5D EMIB está dise?ada para soportar más de 8 veces el tama?o de retícula en 2026 y 12 veces para 2028, lo que indica que el escalado a nivel de empaquetado está reemplazando al escalado a nivel de die en los programas avanzados de GPU. Este cambio favorece a las empresas que pueden particionar cómputo, memoria y E/S en varios dies sin perder rendimiento, disciplina de rendimiento de fabricación o alineación de software. AMD reforzó esa dirección cuando vinculó los despliegues de Helios a partir de la segunda mitad de 2026 a las GPU chiplets MI450X, lo que confirma que el escape de retícula es ahora parte de la planificación de plataformas de producción en lugar de una ruta de arquitectura experimental.

Adopción de Empaquetado 2.5D y 3D Centrado en HBM

La integración de HBM se ha convertido en un requisito básico para los aceleradores de IA competitivos, convirtiendo el empaquetado 2.5D y 3D en uno de los motores de crecimiento más sólidos del mercado de GPU basadas en chiplets. TSMC indicó que su capacidad de CoWoS se expandió de 15.000 obleas por mes a finales de 2023 a 70.000-80.000 obleas por mes a finales de 2025, y tiene como objetivo alcanzar 120.000-130.000 obleas por mes para finales de 2026. Incluso con esa aceleración, los principales programas de GPU aún dependen de la asignación anticipada de capacidad de interposer e integración de HBM, lo que mantiene el acceso al empaquetado como estratégicamente importante para el momento de lanzamiento y el cumplimiento con los clientes. Samsung también destacó la integración heterogénea avanzada y la unión de cobre híbrida como parte de su hoja de ruta para estructuras densas multi-die, lo que respalda el avance hacia un acoplamiento más estrecho entre GPU y memoria. El resultado es un mercado de GPU basadas en chiplets donde la preparación del empaquetado ahora determina la competitividad del producto casi tanto como el acceso al nodo lógico.

Reducción de NRE en Nodos Avanzados Mediante Reutilización de IP

El mercado de GPU basadas en chiplets también se beneficia de menores costos de redesarrollo cuando los proveedores reutilizan bloques validados en múltiples generaciones de productos. Los dies de E/S estables, las estructuras SerDes y los controladores de memoria pueden mantenerse en su lugar mientras solo el chiplet de cómputo avanza a un nuevo nodo, reduciendo la recalificación completa del sistema requerida en cada ciclo. Este modelo de reutilización importa más a medida que los nodos de proceso se vuelven más costosos, porque ofrece a los proveedores una forma de preservar la continuidad de la plataforma mientras aún mejoran la densidad de cómputo donde más importa. Cadence indicó que el soporte de UCIe 3.0 está ahora integrado en su flujo de implementación física, reduciendo parte de la sobrecarga de dise?o asociada con la integración modular de dies. A medida que esos flujos de trabajo maduran, el caso económico para el mercado de unidades de procesamiento gráfico (GPU) basadas en chiplets se extiende más allá de los mayores programas de hiperescaladores y hacia un conjunto más amplio de dise?os de aceleradores empresariales y especializados.

Demanda de 5G, Nube y Redes para Silicio Desagregado

La demanda de infraestructura en la nube, procesamiento de telecomunicaciones e IA distribuida está impulsando la adopción de dise?os de GPU modulares en el mercado de GPU basadas en chiplets. La dirección de la plataforma 2026 de NVIDIA continúa vinculando las ganancias de rendimiento a sistemas de mayor escala de rack, mayor ancho de banda de memoria y configuraciones multi-die, que respaldan un uso más amplio de bloques de cómputo desagregados. En estos entornos, los chiplets facilitan la sintonización del cómputo, la memoria y la conectividad para diferentes requisitos de rack, borde y red sin redise?ar un dispositivo monolítico completo. La misma flexibilidad importa en entornos industriales y de telecomunicaciones, donde los límites de energía, el factor de forma, la latencia y las condiciones ambientales varían más que en los clústeres de entrenamiento centralizados. A medida que los patrones de despliegue se extienden más allá de los centros de datos de hiperescala, el mercado direccionable para las GPU basadas en chiplets continúa expandiéndose.

Cuellos de Botella Térmicos y de Distribución de Energía en Paquetes de GPU Densos

Los límites térmicos y de distribución de energía siguen siendo el problema de ejecución más difícil en el mercado de GPU basadas en chiplets, especialmente a medida que la potencia de los paquetes de IA supera los niveles que el enfriamiento de aire convencional puede sostener eficientemente. Semiconductor Engineering informó que los paquetes de aceleradores de IA que integran 4 o más pilas HBM están superando ahora 1 kW por dispositivo, lo que eleva las demandas de enfriamiento, integridad de energía y confiabilidad a largo plazo en toda la pila de empaquetado. La misma publicación también se?aló que la distribución de energía por la parte trasera puede aumentar las temperaturas de los puntos calientes locales en comparación con los enfoques por la parte delantera, a?adiendo otra capa de compromisos en el dise?o de paquetes de IA densos. Estos límites no impiden la adopción, pero pueden retrasar las aceleraciones, aumentar los costos de integración y reducir el número de equipos que pueden ejecutar con éxito el co-dise?o térmico avanzado. Por eso las ganancias de rendimiento en el mercado de GPU basadas en chiplets se están volviendo más dependientes de que la arquitectura de enfriamiento, la planificación de energía y el dise?o del paquete trabajen juntos desde el principio.

Interoperabilidad entre Proveedores Inmadura y Responsabilidad de IP

La interoperabilidad entre proveedores sigue siendo inmadura en el mercado de GPU basadas en chiplets, incluso a medida que el soporte para estándares abiertos de die a die mejora rápidamente. El Consorcio UCIe lanzó la versión 3.0 en agosto de 2025, con tasas de datos de 64GT/s, soporte de empaquetado 3D, un canal lateral más largo y descarga de firmware estandarizada, fortaleciendo así la base técnica para la integración multi-proveedor. Aun así, los tejidos propietarios siguen liderando los ingresos actuales porque ofrecen ancho de banda conocido, latencia, prácticas de validación y responsabilidad dentro de ecosistemas estrictamente controlados. Synopsys realizó un tape-out de IP UCIe de 64 Gbps en tecnología de 2 nm en 2025, y Cadence a?adió soporte de implementación UCIe 3.0, pero la responsabilidad comercial y el dise?o de responsabilidad en paquetes de proveedores mixtos aún están evolucionando.^{[2]Cadence Design Systems, "3D-IC Test and Reliability, KGD Strategies, Access Architecture, and Failure Mode," Cadence Community Blog, cadence.com} Hasta que esos flujos de trabajo maduren, algunos constructores de sistemas continuarán prefiriendo pilas de chiplets controladas verticalmente sobre combinaciones más abiertas.

*Nuestras previsiones consideran los impactos de impulsores y restricciones como direccionales, no aditivos. Las previsiones de impacto reflejan el crecimiento base, los efectos de mezcla y las interacciones entre variables.

Análisis de Segmentos

Por Tipo de Procesador: Los Módulos Aceleradores de IA Elevan el Techo de Crecimiento

Los chiplets de GPU en SoC multi-die y configuraciones adaptativas impulsaron la demanda por tipo de procesador, con el 53,81% de la participación del mercado de GPU basadas en chiplets en 2025. Los chiplets de GPU aceleradores de IA y los módulos de GPU heterogéneos se proyecta que crecerán a una CAGR del 33,28% hasta 2031, convirtiéndolos en el tipo de procesador de más rápida expansión en el mercado de GPU basadas en chiplets. Esa aceleración sigue el movimiento hacia sistemas de entrenamiento que requieren escape de retícula, mayor ancho de banda de memoria y escalado modular en lugar de un die monolítico más grande. La plataforma Vera Rubin de NVIDIA ilustra este cambio con una arquitectura de chiplet de cómputo dual y 8 pilas HBM4, en un ciclo de producto comercial orientado a envíos en volumen en la segunda mitad de 2026.

Las configuraciones de SoC multi-die mantuvieron la base más amplia porque se adaptan a programas empresariales, automotrices y de consumo que necesitan cómputo modular sin el perfil de costo completo de los aceleradores de IA de frontera. La mezcla de procesadores también está cambiando porque los chiplets reutilizables permiten a los proveedores mantener estructuras de E/S y memoria validadas mientras actualizan solo el die de cómputo para un nuevo nodo. Eso importa en programas con ciclos de dise?o más largos, donde la disciplina de calificación y la continuidad de la plataforma son tan importantes como el rendimiento máximo absoluto. La planificación de infraestructura 2026 de AMD en torno al MI450X dentro del sistema Helios muestra cómo las elecciones de procesador ahora están siendo vinculadas directamente a modelos de despliegue a nivel de rack en el mercado de GPU basadas en chiplets.

Por Tecnología de Empaquetado: El 2.5D Lidera Mientras el 3D Gana Terreno

El empaquetado basado en interposer 2.5D y puente representó el 47,48% del mercado de GPU basadas en chiplets en 2025, manteniendo su liderazgo como el enfoque de empaquetado predominante. Este segmento se mantuvo a la cabeza porque CoWoS sigue siendo la ruta de producción práctica para los principales programas de GPU de IA que necesitan memoria de alto ancho de banda y enrutamiento denso de die a die. La hoja de ruta publicada por TSMC muestra una fuerte aceleración en la capacidad de CoWoS hasta 2026, confirmando cuán central se ha vuelto esta plataforma para la comercialización avanzada de GPU. AMD también a?adió otra opción del lado de la oferta en mayo de 2026 al calificar una interconexión de Puente de Fanout Elevado basada en panel 2.5D con PTI, lo que podría aliviar la presión sobre los flujos convencionales basados en obleas si la ejecución de producción se mantiene estable.

El empaquetado apilado 3D y con unión híbrida se proyecta que crecerá a una CAGR del 33,19% hasta 2031, convirtiéndolo en el segmento de empaquetado de más rápido crecimiento en el mercado de GPU basadas en chiplets. El atractivo de la integración 3D proviene de rutas de interconexión más cortas, un acoplamiento de memoria más estrecho y la capacidad de aumentar el ancho de banda sin expandir la huella del paquete. Samsung declaró que su hoja de ruta de integración heterogénea avanzada incluye la unión de cobre híbrida para estructuras densas multi-die, lo que respalda la siguiente etapa del escalado de empaquetado. Durante el período de pronóstico, el 2.5D debería seguir siendo el líder en volumen mientras el empaquetado 3D gana participación en programas donde la densidad de ancho de banda y la eficiencia del sistema justifican una mayor complejidad de integración.

Por Estándar de Interconexión: El Impulso Abierto de UCIe se Construye Contra los Ecosistemas Cerrados

Las interconexiones die a die propietarias mantuvieron una participación del 51,74% en 2025, manteniendo los ecosistemas cerrados a la cabeza en los despliegues actuales de alta gama. La interconexión die a die basada en UCIe se proyecta que crecerá a una CAGR del 32,88% hasta 2031, convirtiéndola en el segmento de interconexión de más rápido crecimiento en el mercado de GPU basadas en chiplets. El equilibrio actual refleja una clara compensación, porque los tejidos propietarios aún proporcionan ancho de banda, latencia y comportamiento de validación probados dentro de plataformas estrictamente gestionadas. El Consorcio UCIe fortaleció la alternativa abierta en agosto de 2025 cuando lanzó la versión 3.0 con tasas de datos de 64GT/s, soporte de empaquetado 3D, un canal lateral de 100 mm y descarga de firmware estandarizada.

Los estándares abiertos también se están volviendo más fáciles de usar a medida que el ecosistema de dise?o de soporte mejora para la implementación, verificación y empaquetado de IP. Synopsys completó un tape-out de IP UCIe de 64 Gbps en tecnología de 2 nm en 2025, demostrando una ruta lista para producción para dise?os modulares en nodos avanzados. Cadence a?adió soporte de UCIe 3.0 a su flujo de implementación física, reduciendo las barreras prácticas para los equipos que construyen sistemas multi-die. Aun así, la migración desde tejidos propietarios será gradual porque las elecciones de interconexión se bloquean temprano y permanecen vinculadas a modelos de software, validación y despliegue de plataforma completa.

Por Industria de Usuario Final: La IA de Borde Amplía la Base de Demanda

Los centros de datos y la computación en la nube representaron el 46,32% del mercado de GPU basadas en chiplets en 2025, convirtiéndolos en el segmento de usuario final más grande. La IA industrial y de borde se proyecta que crecerá a una CAGR del 33,91% hasta 2031, convirtiéndola en el segmento de usuario final de más rápido crecimiento en el mercado de GPU basadas en chiplets. La demanda de los hiperescaladores sigue estableciendo la base de volumen, porque los grandes clústeres de IA continúan absorbiendo las GPU chiplets líderes con los mayores requisitos de memoria y empaquetado. La hoja de ruta 2026 de NVIDIA mantiene ese centro de gravedad en su lugar a través de los despliegues de Blackwell y Vera Rubin en infraestructura de IA a gran escala.

El uso en borde e industrial está aumentando porque las arquitecturas de chiplets permiten a los proveedores dimensionar el cómputo, la memoria y la E/S para sistemas de inferencia con restricciones de energía, en lugar de forzar un único dise?o en cada despliegue. Esto hace que el modelo sea relevante para la automatización de fábricas, cámaras inteligentes, nodos de borde de telecomunicaciones e infraestructura de red privada que operan con límites térmicos y de factor de forma más estrictos. La ruta automotriz y de movilidad sigue siendo más gradual porque los requisitos de certificación de confiabilidad y seguridad funcional a?aden trabajo de calificación a la integración de chiplets. El Consorcio UCIe incluyó características de confiabilidad y monitoreo de salud orientadas a la automoción en la versión 1.1, permitiendo un uso más amplio de arquitecturas de die modulares más allá de los sistemas centralizados de centros de datos. El ecosistema Open Chiplet Atlas de Tenstorrent también muestra que la base de aceleradores más amplia está probando modelos de suministro modulares más allá del linaje tradicional de GPU.

Análisis Geográfico

América del Norte representó el 46,94% de la participación del mercado de GPU basadas en chiplets en 2025, convirtiéndola en el mayor mercado regional. La región se beneficia de la concentración de NVIDIA, AMD, Intel, hiperescaladores, proveedores de EDA y socios de empaquetado avanzado en los Estados Unidos. La colaboración de septiembre de 2025 de NVIDIA con Intel en productos personalizados para centros de datos y PC muestra cómo las decisiones de arquitectura central y las alianzas del ecosistema aún se establecen en América del Norte.^{[3]NVIDIA Corporation, "NVIDIA and Intel to Develop AI Infrastructure and Personal Computing Products," NVIDIA Newsroom, nvidia.com} Intel también mantiene a la región fuerte en tecnología de empaquetado y fundición a través de las hojas de ruta EMIB y Foveros orientadas a sistemas de IA de alto rendimiento.

础蝉颈补-笔补肠í蹿颈肠辞 se mantuvo como la segunda región más grande y la principal base de producción para el mercado de GPU basadas en chiplets en 2025. La región concentra la capacidad de CoWoS y SoIC en TSMC, programas avanzados de integración heterogénea en Samsung, las principales cadenas de suministro de HBM y grandes operaciones de OSAT. La hoja de ruta de CoWoS de TSMC y la hoja de ruta de empaquetado avanzado de Samsung muestran por qué 础蝉颈补-笔补肠í蹿颈肠辞 continúa controlando el lado de fabricación del ensamblaje avanzado de GPU. AMD reforzó esa dependencia en mayo de 2026, cuando anunció más de 10 mil millones USD en inversiones en el ecosistema de Taiwán, vinculadas al empaquetado, el desarrollo de interconexión de puente y la producción de Helios. Esto deja a 础蝉颈补-笔补肠í蹿颈肠辞 en el centro del riesgo de ejecución a corto plazo y la oportunidad a corto plazo para el mercado de GPU basadas en chiplets.

Se proyecta que Oriente Medio y ?frica se expandirán a una CAGR del 32,98% hasta 2031, convirtiéndola en el segmento regional de más rápido crecimiento en el mercado de unidades de procesamiento gráfico (GPU) basadas en chiplets. El crecimiento en esta región está vinculado a programas de IA soberana, construcción de centros de datos y esfuerzos más amplios para asegurar el acceso local a infraestructura de cómputo avanzada. Europa sigue siendo importante a través de la demanda de supercomputación, los programas de computación automotriz y los requisitos de cumplimiento de materiales que afectan las elecciones de empaquetado. América del Sur aún se encuentra en una etapa más temprana de adopción, con una demanda centrada más en el acceso a cómputo de IA basado en la nube que en la adquisición directa de hardware de GPU chiplets. En conjunto, estos patrones regionales muestran un mercado liderado por el control de dise?o de América del Norte, la profundidad de fabricación de 础蝉颈补-笔补肠í蹿颈肠辞 y una formación de nueva demanda más rápida en Oriente Medio y ?frica.