黑料不打烊

Tendances et Analyses du Marché

Mise à l'?chelle Rapide des Clusters d'Entra?nement de Modèles de Pointe

Le marché HBM pour l'entra?nement de l'IA est tiré vers le haut par l'ampleur des systèmes d'entra?nement de pointe qui nécessitent désormais une bande passante mémoire au niveau du rack et du cluster, et non plus seulement au niveau d'une seule puce. Le GB200 NVL72 de NVIDIA intègre 72 GPU Blackwell dans un seul domaine NVLink et prend en charge jusqu'à 13,4 téraoctets de HBM3e sur l'ensemble du rack, démontrant comment une seule unité de déploiement absorbe désormais une empreinte mémoire très importante. La même architecture offre également 1,8 téraoctet par seconde de bande passante d'interconnexion par GPU, maintenant de grands pools de HBM actifs pendant les charges de travail d'entra?nement soutenues plut?t que lors de pics intermittents. Le projet Rainier d'AWS a été mis en service fin 2025 avec un cluster d'environ 500 000 puces Trainium2 pour Anthropic, et cette échelle montre comment un seul programme client peut générer une très forte demande de HBM sur un seul cycle d'entra?nement.^{[1]Amazon, "AWS Project Rainier, The World's Most Powerful Computer for Training AI," Amazon, aboutamazon.com} ? mesure que davantage de programmes de modèles de pointe passent des phases pilotes à la production, le marché HBM pour l'entra?nement de l'IA bénéficie à la fois d'un plus grand nombre de déploiements unitaires et d'un contenu mémoire plus élevé par système. Cette combinaison rend le marché HBM pour l'entra?nement de l'IA moins dépendant de la simple croissance des expéditions de GPU et davantage tributaire des choix de conception des clusters.

Disponibilité de HBM4 sur les Feuilles de Route des Accélérateurs d'IA

La disponibilité de HBM4 devient un levier de croissance direct pour le marché HBM pour l'entra?nement de l'IA, car la prochaine vague de plateformes est centrée sur des piles plus grandes, une bande passante plus élevée et une intégration mémoire plus étroite. L'architecture Vera Rubin de NVIDIA est en pleine production en 2026, avec 288 gigaoctets de HBM4 répartis sur 8 piles et 13 téraoctets par seconde de bande passante, confirmant un changement de palier dans la capacité mémoire des plateformes d'IA phares. L'Instinct MI400 d'AMD cible également 432 gigaoctets de HBM4 et jusqu'à 19,6 téraoctets par seconde, élargissant la demande de HBM4 au-delà de l'écosystème d'un seul fournisseur. Samsung a démarré la production en masse de HBM4 commercial en février 2026, indiquant que les montées en cadence des fournisseurs s'alignent sur les calendriers de lancement des accélérateurs plut?t que de les suivre avec un décalage significatif. Le TPU 8i de 8e génération de Google intègre 288 gigaoctets de HBM et double la bande passante d'interconnexion par rapport à la génération précédente, confirmant que la transition vers HBM4 atteint désormais les programmes de silicium personnalisé chez les acheteurs hyperscale. ? mesure que la qualification se répand sur les feuilles de route des GPU, TPU et ASIC, le marché HBM pour l'entra?nement de l'IA bénéficie d'une base de demande plus large et d'une meilleure continuité de plateforme tout au long de la période de prévision.

Transition vers des Empreintes Mémoire d'Entra?nement Multi-To

Le marché HBM pour l'entra?nement de l'IA est également porté par une évolution claire vers des pools mémoire multi-téraoctets pour les systèmes d'entra?nement, et vers une mémoire partagée à l'échelle du pétaoctet au niveau des supercalculateurs. L'analyse publiée par Google sur les TPU a montré que la mémoire HBM partagée directement adressable a été multipliée par 400 entre le TPU v2 et Ironwood, passant de 4 téraoctets à 1,77 pétaoctet. Le Trainium3 d'AWS offre 144 gigaoctets de HBM3e par puce avec 4,9 téraoctets par seconde de bande passante, et un UltraServer Trainium3 monte jusqu'à 20,7 téraoctets de HBM3e agrégé. Ces pools mémoire prennent en charge des fenêtres de contexte plus longues, des tailles de lots plus importantes et des cycles d'entra?nement multimodal plus complexes qui ne peuvent pas être servis efficacement par des niveaux de mémoire plus lents. Ce changement signifie également que chaque nouvelle génération de systèmes consomme davantage de HBM avant même de prendre en compte le nombre de clusters, ce qui soutient structurellement un marché HBM pour l'entra?nement de l'IA plus important. Il augmente également le co?t de toute perturbation de l'approvisionnement, car une pénurie affecte désormais des empreintes mémoire plus importantes par unité de déploiement.

Part Croissante de la Mémoire dans la Nomenclature des GPU d'Entra?nement

Le marché HBM pour l'entra?nement de l'IA est soutenu par l'importance économique croissante de la mémoire dans les systèmes d'accélération avancés. Chaque nouvelle plateforme phare offre davantage de capacité et de bande passante HBM, ce qui signifie que la mémoire oriente désormais les décisions d'achat plus directement que lors des cycles matériels d'IA précédents. La plateforme Vera Rubin de NVIDIA et le MI400 d'AMD intègrent tous deux des configurations HBM sensiblement plus importantes que celles des générations précédentes, reflétant cette évolution des priorités de conception des systèmes. SK hynix et NVIDIA ont annoncé un partenariat technologique pluriannuel en juin 2026, et cette initiative montre que la planification de la mémoire est désormais liée aux feuilles de route des accélérateurs bien avant que les calendriers de production complète ne soient arrêtés. ? mesure que la mémoire devient la contrainte clé en matière de performance, de disponibilité et de co?t des systèmes, les acheteurs traitent l'approvisionnement en HBM comme une décision stratégique plut?t que comme un achat de composant. Ce changement améliore la visibilité du marché HBM pour l'entra?nement de l'IA, car les accords d'approvisionnement sont conclus plus t?t dans le cycle de plateforme.

Pertes de Rendement TSV et Complexité de l'Encapsulation Avancée

Les pertes de rendement TSV demeurent un frein majeur sur le marché HBM pour l'entra?nement de l'IA, car la complexité des piles augmente à chaque génération. HBM4 impose des exigences de liaison plus avancées et des interfaces plus étroites, réinitialisant l'apprentissage des procédés lors du passage de HBM3e à HBM4. Imec a présenté des analyses thermiques et d'intégration à l'IEEE IEDM en décembre 2025, montrant que l'intégration 3D HBM-sur-GPU portait la température de fonctionnement à 140,7 °C sous des charges de travail d'entra?nement d'IA, soulignant comment l'encapsulation, la conception thermique et le rendement évoluent désormais conjointement. ? mesure que les hauteurs de piles augmentent, un défaut dans n'importe quelle couche peut compromettre la pile utilisable, de sorte que la croissance de la production n'augmente pas de manière linéaire avec les entrées de tranches. Cela rend l'expansion de l'offre plus lente que l'expansion de la demande, ce qui peut retarder les expéditions sur l'ensemble du marché HBM pour l'entra?nement de l'IA. Cela augmente également la valeur des fournisseurs qui ont déjà qualifié des produits à haute pile à grande échelle.

Goulots d'?tranglement de Capacité des Fonderies et des OSAT

Les goulots d'étranglement des fonderies et des OSAT limitent le marché HBM pour l'entra?nement de l'IA, car la capacité d'encapsulation avancée doit se développer parallèlement à l'offre de mémoire et aux démarrages de tranches d'accélérateurs. Même lorsque les puces HBM sont disponibles, les systèmes d'IA ne peuvent pas être expédiés en volume sans une capacité CoWoS et d'intégration connexe suffisante pour connecter mémoire et calcul à grande échelle. Cela maintient l'accès à l'encapsulation au c?ur de l'exécution commerciale pour les fournisseurs de mémoire, les concepteurs de GPU et les acheteurs hyperscale. Le goulot d'étranglement déplace également la concurrence loin de la simple production de mémoire vers le contr?le de l'écosystème, car les entreprises disposant d'un meilleur accès à l'encapsulation peuvent convertir l'offre en revenus plus rapidement. En pratique, la contrainte est la plus visible dans les n?uds de production APAC, mais ses effets se répercutent sur les calendriers de déploiement des systèmes en Amérique du Nord, car de nombreux clusters de pointe dépendent de la même cha?ne d'encapsulation. Tant que la capacité d'encapsulation ne s'élargira pas de manière significative, le marché HBM pour l'entra?nement de l'IA continuera de conna?tre des périodes où la demande est visible mais pas entièrement convertible en systèmes expédiés.

*Nos prévisions considèrent les impacts des moteurs et des contraintes comme directionnels et non additifs. Les prévisions d'impact reflètent la croissance de référence, les effets de composition et les interactions entre variables.

Analyse des Segments

HBM4 est le type de mémoire à la croissance la plus rapide sur le marché HBM pour l'entra?nement de l'IA, avec une taille de marché HBM4 projetée pour progresser à un CAGR de 24,96 % jusqu'en 2031. HBM3e représentait 58,14 % du marché HBM pour l'entra?nement de l'IA en 2025, car il est resté la génération en place dans les déploiements d'IA à fort volume et a continué à servir les déploiements d'entra?nement les plus actifs. Le marché HBM pour l'entra?nement de l'IA conservait également des positions plus modestes pour HBM2e et HBM3, principalement dans des configurations d'entreprise et de recherche à moindre co?t où les cycles de remplacement des systèmes évoluent plus lentement. SK hynix a démarré la production en volume de HBM4 début 2026 et a expédié des piles 12-Hi de 48 gigaoctets avec une bande passante supérieure à 2 téraoctets par seconde, en utilisant l'encapsulation MR-MUF et une puce de base logique fabriquée par TSMC.^{[2]SK hynix Newsroom, "2026 Market Outlook, SK hynix's HBM to Fuel AI Memory Boom," SK hynix, news.skhynix.com} Samsung a également démarré les expéditions commerciales de HBM4 en février 2026, avec une vitesse de transfert de 11,7 gigabits par seconde par broche, répondant aux exigences de qualification des principaux acheteurs de plateformes d'IA.

Un changement plus structurel sur le marché HBM pour l'entra?nement de l'IA est l'évolution vers des architectures de puce de base personnalisées au sein de la pile HBM4. Cela signifie que les fournisseurs de mémoire ne vendent plus uniquement des piles standardisées, car les concepteurs de GPU et de puces d'IA souhaitent désormais une logique propriétaire intégrée à l'intérieur du bo?tier lui-même. Ce schéma de conception crée une structure de revenus à deux niveaux, les configurations standard étant en concurrence plus directe sur la disponibilité et les configurations personnalisées tirant leur valeur du co-développement à long terme. Samsung a déclaré en 2026 que plus de la moitié de sa production HBM serait orientée vers HBM4, ce qui montre à quelle vitesse la capacité des fournisseurs est redirigée vers la nouvelle génération. En conséquence, le marché HBM pour l'entra?nement de l'IA traverse un point de réinitialisation où l'ordre de qualification, et pas seulement l'échelle de fabrication, déterminera le positionnement des fournisseurs lors du prochain cycle de plateforme.

L'hyperscale et le cloud représentaient 87,33 % du marché HBM pour l'entra?nement de l'IA en 2025, soulignant la concentration persistante de la demande dans les très grands environnements d'entra?nement. Le marché HBM pour l'entra?nement de l'IA s'est développé de cette manière parce que les clusters de plusieurs milliers de GPU ou d'ASIC personnalisés nécessitent des engagements en capital, un accès à l'énergie et une profondeur opérationnelle que seuls les hyperscalers et un petit groupe de laboratoires d'IA peuvent assurer. Le projet Rainier illustre cette concentration, car un seul déploiement lié au cloud a atteint environ 500 000 puces Trainium2 pour les charges de travail d'entra?nement et d'inférence d'Anthropic. La domination des acheteurs hyperscale signifie également que le calendrier d'achat de quelques entreprises peut influencer la visibilité de la demande à court terme sur l'ensemble du marché HBM pour l'entra?nement de l'IA. Dans le même temps, cette concentration donne aux fournisseurs des signaux clients plus clairs, car les feuilles de route hyperscale sont liées à des transitions de plateformes majeures et à des cycles de réservation plus longs.

Le déploiement en entreprise est resté beaucoup plus modeste en 2025, mais son r?le s'élargit à mesure que les systèmes à forte densité HBM deviennent plus accessibles via les fournisseurs d'infrastructure et les modèles de déploiement gérés. Les secteurs réglementés tels que les services financiers, l'industrie pharmaceutique et la défense développent progressivement des capacités d'entra?nement sur site, car ils ne peuvent pas placer l'intégralité du développement de modèles sensibles dans des environnements cloud partagés. Les gouvernements et les institutions de recherche constituent une voie de demande distincte, car les achats sont davantage liés aux programmes d'IA souveraine et aux initiatives de calcul public qu'aux cycles commerciaux du cloud. Cela rend la demande des entreprises et des gouvernements plus épisodique, mais chaque achat tend à être important, car les acheteurs acquièrent souvent des clusters complets plut?t qu'une capacité incrémentale. ? mesure que les systèmes basés sur HBM4 se standardisent au cours de la période de prévision ultérieure, le marché HBM pour l'entra?nement de l'IA devrait bénéficier d'un mix de déploiement plus large, même si l'hyperscale reste l'ancre.

Le multi-n?ud à l'échelle du cluster détenait 61,74 % du marché HBM pour l'entra?nement de l'IA en 2025, ce qui reflète l'architecture dominante pour l'entra?nement de très grands modèles. Le marché HBM pour l'entra?nement de l'IA a évolué vers cette configuration, car les charges de travail d'entra?nement de pointe à mille milliards de paramètres et autres ne peuvent pas rester dans l'enveloppe mémoire et de bande passante d'un seul n?ud. Le NVLink de sixième génération de NVIDIA offre 1,8 téraoctet par seconde par GPU au sein du domaine à l'échelle du rack NVL72, et le Vera Rubin NVL72 est con?u pour 260 téraoctets par seconde de bande passante GPU agrégée. Cette architecture maintient des pools mémoire plus importants actifs avec moins de friction de communication, rendant l'utilisation du HBM plus efficace dans les systèmes à l'échelle du rack que dans des clusters plus petits et moins connectés. Elle augmente également l'intensité mémoire par déploiement, car davantage de HBM est lié à des systèmes con?us pour un entra?nement synchronisé sur de grands domaines.

Les systèmes GPU unique et multi-GPU intra-n?ud sont restés pertinents pour l'inférence, l'affinage et les cycles d'entra?nement plus petits et spécialisés, mais ils représentaient une part plus faible de la demande de HBM en 2025. Leur r?le sur le marché HBM pour l'entra?nement de l'IA est limité, car l'échelle d'entra?nement a progressé plus vite que la seule expansion de la mémoire à n?ud unique ne peut y répondre. Les feuilles de route publiées des systèmes TPU et GPU montrent également que les concepteurs de systèmes donnent la priorité à l'interconnexion et à la cohérence mémoire conjointement, et non comme des voies de mise à niveau séparées. ? mesure que les tailles de modèles et les charges de travail multimodales continuent d'augmenter, les déploiements à l'échelle du cluster devraient rester le c?ur structurel du marché HBM pour l'entra?nement de l'IA. Cela maintient la conception de l'interconnexion étroitement liée à la demande de HBM, car les systèmes d'entra?nement les plus précieux sont ceux qui peuvent maintenir de très grands pools mémoire adressables à grande échelle.

Les modèles de fondation et l'entra?nement de grands modèles de langage représentaient 66,82 % du marché HBM pour l'entra?nement de l'IA en 2025, ce qui en faisait la plus grande catégorie de charge de travail de loin. Le marché HBM pour l'entra?nement de l'IA reflète cette concentration, car l'entra?nement basé sur les transformeurs à l'échelle de pointe nécessite un accès mémoire à haute bande passante soutenu sur de très grands ensembles de paramètres et de longues fenêtres de contexte. Le projet Rainier d'Amazon a montré comment un seul déploiement de modèle de fondation peut se traduire par l'un des plus grands clusters de calcul d'IA au monde, soulignant l'attraction HBM créée par une seule feuille de route de modèle. Le TPU 8i de Google a également étendu la capacité HBM et la bande passante d'interconnexion, car le pré-entra?nement et le post-entra?nement des modèles de pointe dépendent de plus en plus du maintien de grands pools mémoire directement adressables. Cela fait de l'entra?nement des modèles de fondation le principal moteur de volume au sein du marché HBM pour l'entra?nement de l'IA, en particulier lorsque les acheteurs optimisent le temps d'entra?nement plut?t que le seul nombre de puces.

La vision par ordinateur, la reconnaissance vocale et le traitement du langage naturel, ainsi que l'entra?nement de modèles de recommandation et de graphes constituaient le tiers restant de la demande et formaient toujours une partie significative du marché HBM pour l'entra?nement de l'IA. Les charges de travail de recommandation et de graphes présentent des schémas d'accès mémoire différents, mais leurs exigences en HBM augmentent à mesure que les tailles de graphes, la profondeur des caractéristiques et les boucles de personnalisation deviennent plus complexes. L'entra?nement vocal et le traitement du langage naturel au sens large prennent également de l'importance à mesure que les modèles multimodaux combinent le traitement audio, textuel et image dans une seule pile d'entra?nement. Ces catégories n'atteignent pas encore l'échelle des modèles de fondation, mais elles élargissent la base de demande en apportant davantage de cas d'usage dans l'infrastructure d'entra?nement à haute bande passante. Au fil du temps, ce mix renforce le marché HBM pour l'entra?nement de l'IA en réduisant la dépendance à un seul chemin applicatif, même si les modèles de fondation restent dominants.

Les GPU détenaient 91,18 % de la part de marché HBM pour l'entra?nement de l'IA en 2025, reflétant la solidité de l'écosystème CUDA et le moindre risque d'exécution des clusters basés sur GPU. Le marché HBM pour l'entra?nement de l'IA reste centré sur les GPU, car la plupart des acheteurs préfèrent des outils logiciels matures, un large soutien aux développeurs et des modèles de déploiement éprouvés pour l'entra?nement à grande échelle. Dans le même temps, les ASIC d'IA sont le segment de processeurs à la croissance la plus rapide, avec une taille de marché HBM pour l'entra?nement de l'IA pour les ASIC d'IA projetée pour cro?tre à un CAGR de 24,62 % jusqu'en 2031. Le Trainium3 d'AWS illustre pourquoi, car il offre 144 gigaoctets de HBM3e par puce avec 4,9 téraoctets par seconde de bande passante mémoire, tandis que les systèmes Trn3 UltraServer montent jusqu'à 20,7 téraoctets de HBM3e agrégé. Les perspectives de marché 2026 de SK hynix ont également indiqué que la demande de HBM provenant des puces d'IA basées sur des ASIC personnalisés devrait cro?tre de 82 % en 2026 et représenter un tiers de la demande totale de HBM, ce qui soutient le profil de croissance plus fort des déploiements ASIC. 

Les accélérateurs FPGA sont restés une niche sur le marché HBM pour l'entra?nement de l'IA, principalement pour les environnements de recherche et les tests d'architecture précoces avant que des choix GPU ou ASIC à plus fort volume ne soient effectués. Le changement le plus important est que les hyperscalers sont de plus en plus disposés à développer du silicium personnalisé lorsque la forme de la charge de travail, l'architecture du modèle et l'économie de la flotte sont prévisibles. Cela peut augmenter l'intensité HBM par puce, car les processeurs personnalisés sont con?us autour de compromis spécifiques d'entra?nement et d'inférence plut?t que d'une compatibilité large avec les charges de travail. Cela signifie également que le mix de processeurs sur le marché HBM pour l'entra?nement de l'IA s'élargit lentement, même si les GPU restent la principale base de revenus aujourd'hui. Sur la période de prévision, la croissance des ASIC devrait rendre la demande moins dépendante d'une seule architecture de processeur et plus étroitement liée aux besoins mémoire de flottes de calcul d'IA diversifiées.

Analyse Géographique

Marché du HBM pour l'entra?nement de l'IA en Amérique du Nord

L'Amérique du Nord détenait 51,68 % de la part de marché de l'entra?nement de l'IA en 2025, maintenant sa position de premier centre régional de demande. Le marché du HBM pour l'entra?nement de l'IA est resté ancré en Amérique du Nord, car les hyperscalers américains et les laboratoires d'IA de pointe exploitaient les plus grands parcs installés de matériel d'entra?nement à haute densité mémoire. La base de demande régionale a également bénéficié d'une concentration de développeurs de modèles tels qu'Anthropic, OpenAI et Meta AI, qui ont maintenu les programmes d'entra?nement les plus avancés à proximité des infrastructures cloud et de colocation nord-américaines. Le développement par Micron Technology, Inc. d'une installation HBM dédiée dans l'Idaho a également lié la planification de l'approvisionnement en mémoire plus directement à la politique industrielle américaine et aux objectifs de résilience nationale. Cette combinaison de concentration de la demande et de repositionnement de la cha?ne d'approvisionnement a maintenu l'Amérique du Nord au c?ur du marché du HBM pour l'entra?nement de l'IA en 2025.

Marché du HBM pour l'entra?nement de l'IA en Europe

L'Europe est restée une région secondaire en 2025, mais son r?le sur le marché du HBM pour l'entra?nement de l'IA a été soutenu par des initiatives de calcul souverain et l'expansion du cloud public. La France a annoncé 109 milliards EUR (119 milliards USD) d'investissements dans l'IA en février 2025, signalant une trajectoire pluriannuelle pour l'acquisition de matériel et la construction de clusters. Les efforts nationaux de l'Allemagne en matière de calcul pour l'IA ont également ajouté de l'élan en orientant les investissements publics vers des infrastructures d'entra?nement dépendant de la mémoire à haute bande passante. Ces programmes n'atteignent pas encore l'échelle nord-américaine, mais ils sont importants car ils élargissent la base d'acheteurs au-delà des hyperscalers commerciaux. Sur le marché du HBM pour l'entra?nement de l'IA, l'importance de l'Europe tient moins à un leadership immédiat en volume qu'à la création d'une demande publique soutenue pour les grands systèmes d'entra?nement.

Marché du HBM pour l'entra?nement de l'IA en Asie-Pacifique, en Amérique du Sud et au Moyen-Orient et Afrique

L'Asie-Pacifique est le segment régional à la croissance la plus rapide du marché du HBM pour l'entra?nement de l'IA, avec un CAGR projeté de 25,89 % jusqu'en 2031. La région combine la plus forte concentration mondiale de capacités de fabrication de HBM avec des infrastructures critiques d'encapsulation avancée, ce qui lui confère un double r?le de base d'approvisionnement et de centre de demande. La Corée du Sud reste centrale, car SK hynix Inc. et Samsung Electronics Co., Ltd. développent leurs investissements dans le HBM et l'encapsulation en phase avec la demande d'entra?nement de l'IA. Ta?wan reste indispensable, car l'encapsulation avancée pour les accélérateurs d'IA y est concentrée, ce qui lie directement la fabrication régionale aux calendriers de déploiement mondiaux.^{[3]Samsung Global Newsroom, "Samsung Ships Industry-First Commercial HBM4 With Ultimate Performance for AI Computing," Samsung, news.samsung.com} Le Japon et l'Inde développent également leurs programmes nationaux de calcul pour l'IA, tandis que l'Amérique du Sud et le Moyen-Orient et l'Afrique restent des centres de demande à un stade plus précoce, les ?tats du Golfe affichant le potentiel de construction de clusters à court terme le plus fort. Le marché du HBM pour l'entra?nement de l'IA dépend donc de l'Asie-Pacifique non seulement pour sa croissance, mais aussi pour l'exécution sur l'ensemble de la cha?ne d'approvisionnement.