黑料不打烊

Markttrends und Einblicke

Kostensenkung gegenüber Wafer-Level-Packaging

Der Wechsel zu Panelformaten erm?glicht für Multi-Die-Designs eine bis zu 40 % bessere Substratausznutzung und senkt die Kosten pro Platzierung – selbst unter Berücksichtigung teurer Werkzeugkosten. ASEs Investition von 200 Millionen USD in 310 mm × 310 mm-Linien signalisiert ein Bekenntnis zur Volumenskalierung, und Konsumgüter mit hohen Stückzahlen liefern die erforderlichen Wafer-Starts, um Werkzeuge über kurze Lebenszyklen hinweg zu amortisieren. Asiatische Auftragsfertiger erzielen durch die Bündelung von Substratfertigung, Umverdrahtungsschicht-Verarbeitung und abschlie?ender Prüfung in einzelnen Betriebsstandorten weitere Vorteile und reduzieren so den Logistikaufwand. Westliche Unternehmen mit geringeren Stückzahlen sehen sich einer steileren Kostenkurve gegenüber, was das Wettbewerbsgef?lle vergr??ert. Infolgedessen bestimmen Panel-First-Strategien zunehmend die Erfolgsquoten bei schlüsselfertigen Verpackungsangeboten^{[1]Norio Tanaka, ?Fan-Out-Panel-Produktionslinien”, ASE Technology Holding, aseglobal.com} .

Surge der KI/HPC-Chip-Nachfrage

Inferenz- und Trainingsrechenzentren für gro?e Sprachmodelle erfordern immer dichtere GPU-Cluster und treiben das Packaging zu gr??eren, interposer-freien Abdrücken, die die Bandbreite aufrechterhalten. Der CoPoS-Fahrplan (Chip-on-Panel-on-Substrate) von TSMC, der für die Risikooproduktion 2027 vorgesehen ist, verdoppelt die retikelgebundenen Abmessungen von CoWoS bei gleichbleibend thermischem Widerstand^{[2]T. Liu, ?CoPoS-Integrationsstrategie”, Taiwan Semiconductor Manufacturing Company, tsmc.com}. Der Halbleiterfertiger erweitert die CoWoS-Kapazit?t bis 2026 j?hrlich um mehr als 60 %, prognostiziert jedoch weiterhin Rückst?nde bei Hochbandbreitenspecher-Linien (HBM), was Tier-1-Kunden dazu veranlasst, Panel-Level-Packaging-Marktalternativen für Beschleunigerkarten der n?chsten Generation zu evaluieren. Frühe Anwender, die in der Lage sind, eine Kühlung auf Regalebene von mehr als 20 kW in Panel-Packages nachzuweisen, sind am besten positioniert, um mehrj?hrige Liefervereinbarungen zu sichern.

Verbreitung von 5G/6G und Edge-Ger?ten

Neue Funksysteme integrieren Millimeterwellen-Front-Ends mit digitalem Basisband und Leistungsverwaltungseinheiten auf gemeinsamen Substraten. Panel-Architekturen dissipieren lokale Hotspots besser und unterstützen gleichzeitig den extrem engen Rasterabstand, der für ko-verpackte Optiken erforderlich ist. Für Edge-Server greifen Designer auf heterogene Die-Layouts zurück, die energiesparende KI-Kerne mit Speicher und SerDes in platzbeschr?nkten Geh?usen verbinden; Panel-Fan-Out verbessert die thermische Verteilung und Signalintegrit?t und steigert die Feldzuverl?ssigkeit beim Einsatz in industriellen oder Au?enumgebungen.

Einführung der digitalen Nikon-600 × 600-mm-Lithografie

Das DSP-100-Werkzeug bringt maskenlose digitale Lithografie auf vollst?ndige 600 mm × 600 mm-Substrate und druckt Sub-10-?m-Leitungen bei gleichzeitiger Reduzierung der Zykluszeit im Vergleich zu Step-and-Repeat-Scannern^{[3]Einführung der digitalen Nikon-600 × 600-mm-Lithografie Einführung der digitalen Nikon-600 × 600-mm-Lithografie} . OSATs, die Erstgenerationssysteme installieren, erhalten die Kapazit?t, Ultra-Hochein-/ausgangs-Umverdrahtungsschichten in einem einzigen Durchgang zu fertigen und eliminieren so Stichn?hfehler, die frühere Panel-Experimente plagten. Der Kapitalaufwand bleibt hoch und übersteigt 80 Millionen USD pro Kammer, und nur erstklassige Verpackungsunternehmen mit KI-tauglichen Auftragsbüchern k?nnen die Hürdenrate überwinden. Dennoch deuten Pilot-Ausbeuten von über 95 % nach drei Monaten Anlaufphase auf einen dauerhaften Lernkurvenvorteil für die Anwender hin.

Hohe Kapitalintensit?t und Verw?lbungsprobleme

Eine vollst?ndige 600-mm-Linie erfordert mehr als 500 Millionen USD für Abscheidungs-, Musterungs- und Messtechnikausrüstung. Panel-Substrate dehnen sich unter thermischer Belastung aus und erzeugen eine Durchbiegung, die 2 mm überschreiten kann, wenn sie nicht kompensiert wird. Der Direct-RDL-Prozess von SK Key Foundry und LB Semicon klemmt Panelkanten w?hrend des Aush?rtens ein, um die Ablenkung zu begrenzen, aber Ger?tenachrüstungen erh?hen die Werkzeugkosten um 15 %.^{[4]Dr. Y. C. Kim, ?Direct-RDL für Automotive”, SK Key Foundry, skkeyfoundry.com} Kleinere OSATs haben Schwierigkeiten, diese Upgrades zu finanzieren, was die globale Angebotsausweitung einschr?nkt. Solange niedrigmodulare Dielektrika oder aktive Verw?lbungskompensations-Spannvorrichtungen nicht ausgereift sind, bleibt der Ausbeute-Rückstand ein Hemmnis für die kurzfristige Durchdringung des Panel-Level-Packaging-Marktes.

Prozessintegrierungskomplexit?t jenseits von 300 mm

Gleichm??igkeitsfenster verengen sich stark, wenn Panels gr??er werden. Temperaturgef?lle von nur 2 °C k?nnen die Kupferdicke um 8 % verschieben und einen Impedanzdrift verursachen. Ger?tehersteller kombinieren nun Mehrzonenheizer mit laserbasierenden Dickenmessger?ten, aber die Rezeptqualifizierung erstreckt sich über Quartale statt Wochen. Unternehmen mit tiefer Prozesstechnik k?nnen Dutzende von Parametern parallel optimieren; Anbieter der zweiten Reihe müssen einen geringeren Durchsatz akzeptieren oder das frühe Lernen an Ger?telieferanten auslagern, was die Margen schm?lert. Das Ergebnis ist eine steile F?higkeitshierarchie, die die ?kosystemvielfalt hemmt und die Diffusionsrate des Panel-Level-Packaging-Branchen-Know-hows verlangsamt.

*Unsere Prognosen behandeln die Auswirkungen von Treibern und Einschr?nkungen als richtungsweisend und nicht additiv. Die Wirkungsprognosen berücksichtigen Basiswachstum, Mischungseffekte und Wechselwirkungen zwischen Variablen.

Segmentanalyse

Fan-Out-Panel-Level-Packaging beherrschte im Jahr 2025 mit 44,60 % des Umsatzes den Markt und ist das Arbeitspferd für Konsum- und Mobilger?te, bei denen eine moderate E/A-Dichte ausreichend ist. Die Panel-Level-Packaging-Marktgr??e für dieses Segment erreichte 0,16 Milliarden USD und soll bis 2031 mit 19,80 % wachsen. Gro?e OSATs nutzen ausgereifte Die-Face-Down-Prozesse, um Ausbeuten über 97 % zu erzielen und Wafer-Fan-Out-Kosten bei Auflagen über 20.000 Panels pro Monat um zweistellige Prozents?tze zu unterbieten. Die Pad-Rasterabstandsgrenzen des Ansatzes werden jedoch durch bandbreitenhungrige Beschleuniger ausgereizt, was Innovatoren zu 2,5D/3D-Panel-L?sungen dr?ngt.

Die 2,5D/3D-Panel-Integration, die 2025 nur 19,10 % des Umsatzes h?lt, ist mit einer CAGR von 29,20 % der am schnellsten wachsende Bereich. Heterogene Stapelungen platzieren Rechen-, Speicher- und Analog-Tiles auf passiven Glastr?gern und verkürzen die Verbindungsl?nge um bis zu 70 %. Frühe kommerzielle Erfolge konzentrieren sich auf KI-Inferenzkarten, bei denen ein einziges Package mehr als 16 Chiplets beherbergt. Der Panel-Level-Packaging-Marktanteil für 2,5D/3D-Ans?tze soll bis 2031 31,80 % erreichen, da die Technik aus Rechenzentrumsnischen in automobile Dom?nencontroller vordringt.

Notiz: Segmentanteile aller einzelnen Segmente sind nach dem Berichtskauf verfügbar

Organisches Laminat hielt im Jahr 2025 mit einem Wert von 0,20 Milliarden USD einen Anteil von 56,10 % und profitierte von preisgünstigen Harzsystemen und fest etablierten Lieferketten. Die CAGR des Segments von 20,40 % liegt jedoch unter der des gesamten Panel-Level-Packaging-Marktes, was die physischen Grenzen bei der Schichtzahl und dem thermischen Ausdehnungskoeffizienten-Mismatch widerspiegelt. Glaskerne verzeichneten im vergangenen Jahr hingegen nur einen Anteil von 12,30 %, werden aber bis 2031 mit einer CAGR von 28,90 % wachsen. Samsungs H-Glas-Fahrplan zielt auf eine Volumenproduktion im Jahr 2026 ab und bietet eine Dimensionsabweichung von 0,3 ppm/°C – ein Zehntel der organischer Materialien –, was Umverdrahtungsschichten mit Sub-5-?m-Leitungsbreiten erm?glicht. Silizium- und gegossene rekonstituierte Panels bleiben Nischenanwendungen und bedienen Hochleistungs- oder Ultra-Niedrigkosten-Segmente.

Panels ≤300 mm × 300 mm machen 58,90 % des Umsatzes aus, weisen jedoch mit einer CAGR von 18,60 % ein geringeres Wachstum auf. Die weit verbreiteten 320-mm-Belichtungswerkzeuge und Standard-Bestückungsk?pfe begünstigen dieses Format für Smartphones und Wearables. Die Panel-Level-Packaging-Marktgr??e für Gro?format-Panels ≥511 mm × 600 mm ist zwar heute noch gering, w?chst jedoch j?hrlich um 28,60 %, da HPC-Unternehmen mehr Dies pro Substrat anstreben. Nikons DSP-100 beseitigt Lithografieengp?sse, w?hrend neue Lasertrenn-Systeme die Vereinzelungsausbeute auch auf 600-mm-Glas über 99 % halten.

Notiz: Segmentanteile aller einzelnen Segmente sind nach dem Berichtskauf verfügbar

Unterhaltungselektronik führte im Jahr 2025 mit einem Anteil von 40,30 %, was einem Wert von 0,14 Milliarden USD entspricht. Smartphones, Tablets und AR-Headsets verwenden Fan-Out-Panel, um die Hauptplatinenfl?che und -dicke zu reduzieren. Der Automotive-Anteil, der ADAS-Radare und SiC-Leistungsmodule umfasst, ist auf Kurs für eine CAGR von 27,90 %, da OEMs Fahrzeugflotten elektrifizieren und eine Zuverl?ssigkeit über 15 Jahre fordern. Die Telekommunikationsinfrastruktur h?lt einen mittleren zweistelligen Anteil, gestützt durch Massive-MIMO-Radiosysteme, die integrierte HF-Digital-Module erfordern. Luft- und Raumfahrt, Verteidigung, Industrie und IoT-Anwendungen teilen sich den Rest, wobei jede spezifische thermische oder robuste Vorteile sch?tzt.

Geografische Analyse

APAC Panel-Level-Packaging-Markt

Asien-Pazifik erzielte 69,20 % des Umsatzes im Jahr 2025 und führt den Panel-Level-Packaging-Markt weiterhin mit einem CAGR von 27,60 % bis 2031 an. China lenkt staatliche Anreize in Panel-Packaging-Linien, die auf souver?ne KI-Chip-Programme ausgerichtet sind, und Japans Ausrüstungsausgaben stiegen 2024 um 82 % auf 7 Milliarden USD, was die inl?ndische Prozessf?higkeit untermauert. 厂ü诲办辞谤别补 treibt Glaskersubstrate voran, w?hrend TSMCs integrierte Foundry-Packaging-Abl?ufe in Taiwan CoWoS, CoPoS und Tests in einem einzigen Fab-Cluster bündeln.

Nordamerika Panel-Level-Packaging-Markt

Nordamerika folgt, gestützt durch CHIPS-Act-Mittel in H?he von 1,6 Milliarden USD, die für fortschrittliches Packaging vorgesehen sind. Amkors 400-Millionen-USD-Werk in Arizona geht 2026 in Betrieb und ist in unmittelbarer N?he zu TSMCs neuer Fab 21 angesiedelt, um die Durchlaufzeiten für US-Kunden zu verkürzen. SK Hynix hat ebenfalls 450 Millionen USD für HBM-Packaging in Indiana eingeplant, was zeigt, dass die Bundesstaaten aggressiv um hochwertige Backend-Operationen werben.

EMEA und 厂ü诲补尘别谤颈办补 Panel-Level-Packaging-Markt

Der Anteil Europas bleibt einstellig, steigt jedoch, da Souver?nit?tsbedenken die Bildung lokaler OSAT-Strukturen vorantreiben. Foxconn und Thales haben 250 Millionen EUR für eine neue Fan-out-Anlage zugesagt, die auf Luft- und Raumfahrt sowie Verteidigung ausgerichtet ist, w?hrend Infineon mit Amkor zusammengearbeitet hat, um Panelkapazit?ten in Portugal hinzuzufügen, die Mitte 2025 in Betrieb gehen. Der Nahe Osten und Afrika sowie 厂ü诲补尘别谤颈办补 sind weiterhin konsumzentriert, mit bislang begrenzten Montagekapazit?ten, obwohl Anreizprogramme in Saudi-Arabien und Brasilien dieses Gleichgewicht im sp?teren Verlauf des Jahrzehnts verschieben k?nnten.

Regulatorisches Umfeld

Die Regulierung, die sich auf Panel-Level-Packaging auswirkt, wird weniger durch PLP-spezifische Vorschriften gepr?gt als durch Handelskontrollen, grenzüberschreitende Zollvorschriften sowie Standards für Verpackungszuverl?ssigkeit und Handhabung in Halbleiter-Lieferketten. In den Vereinigten Staaten führte eine im Federal Register ver?ffentlichte Section-232-Ma?nahme einen Wertzoll von 25 % auf bestimmte Halbleiter- und Folgeprodukte ein, der ab dem 15. Januar 2026 gilt und den Bedarf an genauer Zolltarifierung und begleitender Dokumentation erh?ht, da verpackte Bauelemente grenzüberschreitend transportiert werden.

Bei den Standards orientiert sich die Branche zunehmend an Qualifizierungs- und Digital-Interoperabilit?tsrahmenwerken, die von OEMs, Foundries und OSATs genutzt werden. JEDEC ver?ffentlichte im Dezember 2025 den JEP30G.01 zur Standardisierung des Austauschs von Bauteildaten für elektronische Geh?use. Im Jahr 2026 ver?ffentlichten CENELEC/IEC die EN IEC 60749-20-1:2026 (Handhabung und Versand feuchtigkeitsempfindlicher oberfl?chenmontierter Bauelemente) und die EN IEC 63378-6:2026 (DXRC-W?rmemodell zur Vorhersage transienter Temperaturen in Halbleitergeh?usen), was einheitlichere Anforderungen an Logistik, thermische Charakterisierung und Kundenqualifizierung unterstützt.

Wertsch?pfungskettenanalyse

Die Wertsch?pfungskette des Panel-Level-Packaging beginnt mit Substrat- und Materialinputs, darunter organische Laminate und aufkommende Glaskerne, ABF-GCP-Dielektrikumsfolien, Kupferchemien, Formmassen, Klebstoffe und tempor?re Tr?ger. Sie umfasst weiterhin Anlagen und Prozessmodule für Panel-Handling, Abscheidung, Lithografie, Galvanik, Metrologie und Vereinzelung. Die Fertigungsprozesse werden von Foundries und OSATs durchgeführt, die RDL-Bildung, Die-Platzierung, Formung und Test integrieren, mit nachgelagerten Kunden aus Unterhaltungselektronik, KI/HPC, Telekommunikationsinfrastruktur und Automobilanwendungen, die engere Pitch-Anforderungen, Verzugskontrolle und thermische Leistungsdisziplin verlangen.

Reibungspunkte konzentrieren sich auf die Prozesskontrolle bei gro?en Fl?chen und die Standardisierung des ?kosystems, insbesondere Verzugsmanagement, Lithografiegleichm??igkeit, Die-Verschiebung und Dickenschwankungen über rechteckige Panels. Das Fehlen universell standardisierter Panelgr??en erschwert au?erdem die Ausrüstungsroadmaps und Automatisierung, einschlie?lich panelspezifischer Handhabung, die kein Eins-zu-eins-Ersatz für Wafer-FOUPs und Roboter ist. Dies treibt eine intensivere gemeinsame Entwicklung entlang der Kette voran, veranschaulicht durch die Abstimmung von TSMC und ASE auf einen 310-mm-x-310-mm-Panel-Fluss für KI-orientierte Layouts, w?hrend OSATs und Materiallieferanten an verzugsarmen Dielektrika, Mehrzonen-W?rmemanagement und Kontaminationskontrolle für die Skalierung von Tight-Pitch-RDL und Hybrid-Bonding arbeiten.

Marktchancen und Zukunftsaussichten

Kurzfristiger Handlungsspielraum konzentriert sich auf die Skalierung von Panelformaten und die Qualifizierung von Panel-Level-Prozessen für h?herwertige KI/HPC- und Automobilprogramme, da sich die Wirtschaftlichkeit von Wafer-Retikeln und Interposern versch?rft. Marktsignale umfassen die Standardisierung der CoPoS-Architektur von TSMC auf ein 310-mm-x-310-mm-Panelformat sowie die Durchführung einer parallelen Pilotlinien-Evaluierung, global versus lokal, im Rahmen der Panel-Packaging-Entwicklung. ASE kündigte ebenfalls eine automatisierte 310-mm-x-310-mm-PLP-Produktionslinie an. Diese Schritte schaffen konkrete Chancen für Anlagenhersteller in den Bereichen Panel-Lithografie, Metrologie und Handhabungsautomatisierung sowie für Materiallieferanten, die sich auf verzugsarme Dielektrika, tempor?re Bondl?sungen und die Versorgung mit Glaskernen konzentrieren, da sie ihre Angebote an Referenzprozesse anpassen k?nnen, die mit den Qualifizierungszyklen wichtiger Kunden verknüpft sind.

Geografisch betrachtet erweitern Industriepolitikprogramme und neue Pilotlinien die Einstiegspunkte au?erhalb asienzentrierter OSAT-Cluster, insbesondere dort, wo Regierungen fortschrittliche Packaging-F?higkeiten und Versorgungssicherheit f?rdern. STMicroelectronics kündigte eine PLP-Pilotlinie im Wert von 60 Millionen USD an seinem Standort Tours in Frankreich an, die für das dritte Quartal 2026 betriebsbereit sein soll, und Kapazit?tserweiterungen in Nordamerika werden durch gezielte Anreize für fortschrittliches Packaging unterstützt, die im Berichtskontext genannt werden. Bei all diesen Initiativen h?ngt die Akzeptanz weiterhin davon ab, Verzugs- und Panel-Gleichm??igkeitsbeschr?nkungen jenseits von 300 mm zu l?sen und Engp?sse wie die Verfügbarkeit von ABF-GCP-Dielektrikumsfolien zu entsch?rfen, was die Rolle qualifizierter Materiallieferanten und Panel-Anlagenhersteller st?rkt, die stabile Ausbeuten bei gr??eren Formaten nachweisen k?nnen.