黑料不打烊

Tendências e Perspectivas do Mercado Global de Memória Co-Empacotada

Requisitos de Densidade de Memória para Servidores de IA

Os sistemas de treinamento e inferência de IA n?o escalam mais principalmente por meio de computa??o bruta, pois a largura de banda de memória agora limita a eficiência com que os núcleos de aceleradores podem permanecer utilizados em grandes cargas de trabalho de modelos. A arquitetura Blackwell da NVIDIA carrega 192 GB de HBM3e e entrega 8 TB/s de largura de banda de memória, o que mostra o qu?o próximos memória e computa??o devem estar nos designs de servidores de ponta atuais.^{[1]NVIDIA Corporation, "Vis?o Geral Técnica da Arquitetura Blackwell e Divulga??es de Produtos," Rela??es com Investidores / Páginas de Produtos da NVIDIA, nvidia.com} A Samsung declarou em 2026 que seu HBM4 comercial pode entregar até 3,3 TB/s por pilha e melhorar a eficiência energética em 40% em rela??o ao HBM3E, o que apoia a mudan?a para memória mais densa conectada diretamente à lógica de computa??o.^{[2]Samsung Electronics, "Samsung Envia o Primeiro HBM4 Comercial do Setor com Desempenho Máximo para Computa??o de IA," Samsung Global Newsroom, news.samsung.com} Essa mudan?a é importante porque cada nova gera??o de aceleradores consome mais capacidade de HBM por chip, o que transforma cada atualiza??o de servidor em um evento de memória maior, em vez de uma simples atualiza??o de processador. Como resultado, o mercado de memória co-empacotada está se expandindo n?o apenas porque os volumes de servidores de IA est?o aumentando, mas também porque cada unidade instalada agora carrega uma carga de conteúdo de memória muito maior do que as plataformas anteriores. Isso mantém a demanda firme mesmo quando os compradores se tornam seletivos nos gastos mais amplos com servidores, pois a proximidade da memória agora afeta o rendimento do modelo, a latência e o consumo de energia no nível do sistema.

Mudan?a para Arquiteturas de Pacote Centradas em HBM

O empacotamento centrado em HBM passou de uma escolha de design premium para o layout padr?o das plataformas de IA de maior largura de banda, pois a memória convencional em nível de placa n?o consegue entregar rendimento comparável sem penalidades muito maiores de energia e sinal. As divulga??es de produtos da NVIDIA e a documenta??o técnica em nível de pacote mostram que os designs de HBM com múltiplas pilhas já fornecem largura de banda muito acima das abordagens convencionais baseadas em DDR, o que explica por que o HBM agora domina o mercado de memória co-empacotada por tecnologia de memória. O mercado de memória co-empacotada também se beneficia do fato de que os padr?es de empacotamento e os fluxos de processo ainda est?o evoluindo de maneiras que protegem a capacidade de fabrica??o de curto prazo, n?o apenas o desempenho de pico. A Samsung observou que o HBM4 entrou em produ??o comercial em 2026 com ganhos de desempenho significativos em rela??o ao HBM3E, o que indica que os fornecedores ainda est?o extraindo grande valor dos designs de pilha atuais antes que a próxima transi??o de liga??o se torne inevitável. Isso importa para os compradores porque permite que o crescimento da plataforma de curto prazo permane?a ancorado em caminhos de integra??o de HBM comprovados, mantendo o próximo passo em dire??o a métodos de liga??o mais complexos vinculado a gera??es posteriores. Isso também refor?a por que o mercado de memória co-empacotada está vendo a demanda se concentrar em torno de fornecedores que conseguem alinhar os roteiros de memória, empacotamento e acelerador sem for?ar mudan?as abruptas de design nos clientes.

Co-Integra??o de Lógica e Memória em Designs de Chiplet

A co-integra??o de lógica em estruturas de memória muda o papel da memória de uma fonte passiva de largura de banda para uma parte ativa do design do sistema, especialmente em pacotes de aceleradores de alta densidade. A Samsung declarou que seu HBM4 usa um die base de lógica de 4 nm, o que significa que mais funcionalidade de controle e interface agora reside dentro da própria pilha de HBM, em vez de fora do pacote de memória. O UCIe 3.0, lan?ado em agosto de 2025, dobrou a taxa máxima de dados die a die para 64 GT/s e adicionou melhorias de estado de energia em tempo de execu??o, o que amplia as formas como os chiplets de memória e lógica podem trabalhar juntos dentro do mesmo pacote.^{[3]Consórcio UCIe, "Lan?amento da Especifica??o UCIe 3.0," Consórcio da Indústria UCIe, uciexpress.org} Isso importa porque o mercado de memória co-empacotada n?o é mais definido apenas por quantos dies de DRAM podem ser empilhados, mas também por quanta lógica de controle, interoperabilidade e ajuste de sistema podem ser incorporados em cada design. Isso eleva o nível de participa??o porque os fornecedores de memória agora precisam de acesso a tecnologia de processo lógico forte, capacidade de integra??o de pacotes e IP de interface reutilizável ao mesmo tempo. Também apoia a concentra??o duradoura no topo do mercado de memória co-empacotada, pois os participantes estabelecidos podem distribuir esses custos de desenvolvimento em programas de clientes maiores e compromissos de roteiro mais longos.

Preferência dos Hyperscalers por Pilhas de Menor Latência e Maior Largura de Banda

Os hyperscalers agora est?o moldando os requisitos de pacotes de memória diretamente, porque seus programas de aceleradores personalizados exigem perfis de largura de banda e latência que as pe?as de catálogo padr?o nem sempre correspondem. O investimento da NVIDIA na Marvell em mar?o de 2026 mostrou como os roteiros de computa??o, rede e memória est?o sendo vinculados de forma mais estreita em racks de servidores de IA, em vez de serem tratados como camadas de hardware separadas. Isso importa porque, uma vez que um fornecedor co-desenvolve um die ou design de pacote baseado em memória em torno do plano de acelerador de um grande cliente, o relacionamento comercial se torna mais difícil de substituir do que um contrato de componente normal. O mercado de memória co-empacotada, portanto, ganha impulso de uma forma de fideliza??o de clientes baseada em qualifica??o conjunta, ajuste de pacote e planejamento de infraestrutura alinhado ao software. Isso pressiona os fornecedores a reservar capacidade, aprofundar o suporte de engenharia e construir ciclos de planejamento mais longos em torno de um pequeno grupo de compradores muito grandes. Também amplia a diferen?a entre fornecedores que conseguem apoiar programas personalizados de alta largura de banda e aqueles que permanecem limitados ao fornecimento de memória padr?o.

Altas Perdas de Rendimento em TSV e Integra??o de Múltiplos Dies

A perda de rendimento permanece um dos controles mais fortes sobre a expans?o de curto prazo, porque as pilhas de memória co-empacotada acumulam risco em milhares de conex?es verticais e múltiplos dies ligados. Pesquisas da Conferência de Empacotamento de Dispositivos da IMAPS mostraram que uma única camada de HBM pode exigir de 5.000 a 10.000 TSVs, e que uma pilha de 12 camadas com uma taxa de sucesso de 95% por camada pode cair para um rendimento total da pilha próximo a 54%. Essa matemática importa porque o descarte n?o apenas remove a produ??o acabada, mas também consome silício, tempo de montagem, materiais e ferramentas de empacotamento escassas que poderiam ter ido para produtos utilizáveis. O desafio se torna mais difícil à medida que as larguras de interface aumentam e as alturas das pilhas passam de 12 camadas para 16 camadas, porque mais densidade geralmente traz mais sensibilidade a defeitos e mais ajuste de processo. A liga??o híbrida provavelmente melhorará o escalonamento de longo prazo, mas trabalhos revisados por pares mostram que a press?o de liga??o, a condi??o da superfície e a qualidade da interface permanecem centrais para os resultados térmicos e de confiabilidade. Isso significa que o mercado de memória co-empacotada pode atrair forte demanda e ainda enfrentar crescimento mais lento de oferta utilizável quando os rendimentos em pacotes de próxima gera??o levam tempo para se estabilizar.

Capacidade Limitada de Empacotamento Avan?ado para Integra??o de Memória

A capacidade de empacotamento avan?ado permanece um gargalo estrutural, porque a produ??o de wafers por si só n?o cria produtos de memória co-empacotada vendáveis sem linhas de integra??o 2,5D e 3D suficientes por trás dela. O Departamento de Comércio dos EUA e o NIST declararam em janeiro de 2025 que 1,4 bilh?es de USD em prêmios finais do NAPMP apoiariam a próxima gera??o de empacotamento avan?ado de semicondutores dos EUA, o que ressalta o qu?o sério o déficit de capacidade havia se tornado. A ASE também declarou que sua receita de empacotamento avan?ado deve dobrar para 3,2 bilh?es de USD em 2026, o que mostra que os provedores terceirizados veem demanda forte e imediata por capacidade de integra??o relacionada ao HBM. Os materiais para investidores da Amkor de 2026 apontaram para 2,5 bilh?es a 3 bilh?es de USD em despesas de capital focadas principalmente em capacidade de fan-out 2,5D e de alta densidade na Coreia do Sul e em Taiwan, com o campus do Arizona avan?ando para marcos posteriores de instala??o e produ??o. Mesmo com esses gastos, o gargalo importa porque os principais programas de chips de IA ainda competem pelo mesmo pool limitado de montagem de pacotes avan?ados, testes e capacidade relacionada a interposers. Isso mantém os pre?os firmes, desacelera alguns cronogramas de lan?amento e dá ao acesso ao empacotamento um papel maior no mercado de memória co-empacotada do que a for?a do design de chips por si só sugeriria.

*Nossas previs?es tratam os impactos dos impulsionadores e restri??es como direcionais, e n?o aditivos. As previs?es de impacto refletem o crescimento de base, os efeitos de composi??o e as intera??es entre variáveis.

Análise de Segmentos

Por Tipo de Memória: A Domin?ncia do HBM se Sustenta enquanto a DRAM em Pacote Escala para Fora

O HBM detinha 84,11% da participa??o do mercado de memória co-empacotada em 2025, o que reflete seu papel central em sistemas onde a largura de banda é a principal restri??o de desempenho, em vez da simples capacidade de memória. O mercado de memória co-empacotada continua se inclinando para o HBM porque os aceleradores de IA atuais exigem caminhos de interconex?o curtos e rendimento muito maior do que a DRAM fora do pacote consegue fornecer com eficiência energética comparável. A plataforma Blackwell da NVIDIA ilustra esse ponto, porque seu design rico em HBM atinge 8 TB/s de largura de banda de memória e depende de integra??o estreita em nível de pacote entre computa??o e memória. A Samsung também declarou que o HBM4 comercial entrega até 3,3 TB/s por pilha com 40% mais eficiência energética do que o HBM3E, o que refor?a por que o HBM permanece o caminho padr?o para infraestrutura de IA de ponta no mercado de memória co-empacotada. A lideran?a atual, portanto, n?o é apenas um reflexo da disponibilidade do produto, mas também está vinculada ao fato de que nenhum outro formato de memória na janela de 2025 a 2026 corresponde à combina??o de densidade de largura de banda, proximidade de pacote e compatibilidade com aceleradores do HBM.

A DRAM em pacote está projetada para crescer a um CAGR de 25,91% de 2026 a 2031, o que a torna a categoria de memória de crescimento mais rápido dentro do mercado de memória co-empacotada, mesmo que parta de uma base muito menor. O design de Memória em Pacote Versal Premium Gen 2 da AMD mostra o porquê, pois integra até 32 GB de memória LPDDR5X em pacote, entrega 288 GB/s de largura de banda e usa 60% menos área de placa para clientes que precisam de uma vida útil mais longa do produto e um perfil de custo diferente do HBM. Isso abre espa?o no setor de memória co-empacotada para implanta??es em computa??o adaptativa, IA de borda, automotivo e sistemas embarcados de longo ciclo de vida onde a oferta de HBM, a cadência de atualiza??o e o custo permanecem mais difíceis de justificar. As tecnologias de memória emergentes ainda est?o mais cedo na curva de ado??o, porque os ecossistemas de empacotamento, a interoperabilidade e os fluxos de processo ainda n?o est?o alinhados para absorvê-las em volume nos principais programas de aceleradores. O UCIe 3.0 fornece uma ?ncora técnica importante ao aumentar as taxas de dados die a die e adicionar controles de energia em tempo de execu??o, o que ajuda a definir como as formas futuras de memória podem se conectar a designs em nível de pacote. O resultado é um mercado de memória co-empacotada de duas vias, onde o HBM permanece o principal motor de receita enquanto a DRAM em pacote amplia a base endere?ável sem deslocar o HBM no topo.

Por Arquitetura de Empacotamento: O Interposer 2,5D Domina enquanto o Empilhamento 3D Define o Ritmo

O empacotamento baseado em interposer 2,5D representou 70,34% do tamanho do mercado de memória co-empacotada em 2025, o que mostra que o principal caminho comercial ainda favorece um layout que coloca dies de computa??o e múltiplas pilhas de memória em um interposer compartilhado. O mercado de memória co-empacotada se beneficia dessa arquitetura porque ela equilibra largura de banda muito alta com uma base de fabrica??o mais madura do que as alternativas 3D completas nos programas de produ??o atuais. Os designs baseados em interposer também se encaixam na forma como a maioria das plataformas de aceleradores atuais é qualificada, pois permitem posicionamento denso de memória sem ainda for?ar as condi??es térmicas e de liga??o mais exigentes vistas em pilhas verticais mais profundas. ? por isso que abordagens concorrentes, como empacotamento baseado em ponte embutida e fan-out ou RDL, permanecem mais relevantes em aplica??es de rede, telecomunica??es e computa??o sensível a custos do que no nível superior da infraestrutura de treinamento de IA. A domin?ncia atual do 2,5D está, portanto, intimamente ligada à capacidade de fabrica??o prática, à disponibilidade de linhas de empacotamento e ao conforto do cliente com janelas de processo conhecidas em todo o mercado de memória co-empacotada.

O empacotamento empilhado 3D está projetado para expandir a um CAGR de 26,13% de 2026 a 2031, porque oferece um caminho para integra??o ainda mais estreita quando a liga??o híbrida, o controle térmico e o gerenciamento de rendimento melhorarem o suficiente para uso mais amplo. Pesquisas apresentadas no IEEE ECTC 2025 mostraram que a abordagem SoIC Cool-Stacking da TSMC reduziu a resistência térmica em 77% em rela??o aos esquemas de micro-bump, o que aponta para um caso de longo prazo mais forte para designs de pacotes 3D de alta densidade. Ao mesmo tempo, a imec mostrou no final de 2025 que um layout 3D de HBM em GPU pode gerar temperaturas de pico muito mais altas do que um pacote 2,5D comparável, a menos que a co-otimiza??o de sistema e tecnologia seja aplicada, o que explica por que a ado??o ainda depende do resfriamento e do refinamento do design, em vez de apenas da densidade do pacote. Isso significa que o mercado de memória co-empacotada provavelmente migrará para o 3D em etapas, com a tra??o mais cedo centrada em aplica??es que podem justificar o esfor?o de engenharia, o custo de gerenciamento térmico e a rampa de rendimento mais lenta. Os prazos de entrega de equipamentos e as curvas de aprendizado para liga??o híbrida também mantêm o 2,5D firmemente à frente por enquanto, mesmo que os formatos empilhados 3D definam o ritmo de crescimento. O mercado de memória co-empacotada, portanto, mostra uma divis?o entre o padr?o de produ??o dominante de hoje e o caminho de desempenho mais agressivo de amanh?.

Por Aplica??o: Os Aceleradores de IA Ancoram a Receita enquanto a Demanda por Servidores em Nuvem se Amplia

Os aceleradores de IA detinham 73,57% da receita de aplica??es em 2025, o que os torna o principal centro de demanda para o mercado de memória co-empacotada no ciclo atual. Essa concentra??o existe porque os sistemas de treinamento mais avan?ados e muitas plataformas de inferência de ponta precisam de HBM posicionado próximo aos dies de computa??o para sustentar o rendimento exigido por grandes modelos e cargas de trabalho paralelas pesadas. A plataforma Blackwell da NVIDIA e outros programas de aceleradores de alta largura de banda mostram que o design de memória em nível de pacote agora é inseparável do desempenho do processador, n?o um recurso de suporte opcional. A computa??o de alto desempenho e a supercomputa??o permanecem menores em termos de receita, mas ainda importam porque recompensam as mesmas características de largura de banda por watt e latência que impulsionaram a memória co-empacotada para o hardware de IA convencional. A rede de data centers e as telecomunica??es também est?o se tornando mais relevantes à medida que o silício de switches e interconex?es absorve fluxos de dados maiores, enquanto as implanta??es automotivas e de borda permanecem usuários em estágio inicial que valorizam a eficiência de espa?o e a largura de banda controlada em sistemas mais especializados.

As implanta??es em servidores em nuvem e corporativos est?o projetadas para expandir a um CAGR de 26,11% até 2031, o que as marca como o caminho de aplica??o de crescimento mais rápido no mercado de memória co-empacotada. Esse crescimento é importante porque mostra a demanda se espalhando além do núcleo restrito de aceleradores de treinamento e para uma base instalada mais ampla de inferência, silício personalizado e sistemas de servidores de carga de trabalho mista. O anúncio de Memória em Pacote da AMD em 2026 apoia essa dire??o, pois destaca uma abordagem de memória em nível de pacote que se encaixa em aplica??es que precisam de forte largura de banda em um espa?o menor sem sempre exigir a economia total do HBM. ? medida que os hyperscalers projetam mais hardware de inferência em torno de sua própria combina??o de carga de trabalho, o mercado de memória co-empacotada provavelmente servirá a uma gama mais ampla de tipos de memória e faixas de desempenho dentro do mesmo ambiente de nuvem. Essa amplia??o torna a demanda de aplica??es menos dependente de uma categoria de hardware enquanto ainda deixa os aceleradores de IA como o centro imediato de receita. Também recompensa os fornecedores que conseguem apoiar tanto sistemas pesados em HBM quanto implanta??es mais leves de DRAM em pacote em todo o setor de memória co-empacotada.

Por Tipo de Cliente: Fornecedores de Semicondutores e Chips de IA Lideram, mas os Hyperscalers Impulsionam o Crescimento

Os fornecedores de semicondutores e chips de IA representaram 55,12% da receita em 2025, o que confirma que o principal poder de compra no mercado de memória co-empacotada ainda reside nas empresas que definem a arquitetura de pacote de aceleradores desde o início. Essas empresas decidem a altura da pilha, as metas de interface, os or?amentos de energia e o layout do pacote, e essas escolhas moldam a demanda por fabrica??o de memória, empacotamento avan?ado e testes terceirizados em todo o restante da cadeia de valor. Sua lideran?a também reflete o fato de que muitos clientes de sistemas ainda dependem de fornecedores de chips para trazer designs totalmente qualificados ao mercado antes de se comprometer com grandes ciclos de implanta??o. Nesse sentido, o mercado de memória co-empacotada permanece liderado pela oferta no estágio de design, mesmo quando a demanda final é, em última análise, impulsionada por provedores de servi?os de IA e operadores de data centers. A base de receita, portanto, permanece concentrada entre clientes que têm grandes programas de silício e a capacidade de engenharia para influenciar os padr?es de memória em nível de pacote.

Os hyperscalers e provedores de servi?os em nuvem est?o projetados para expandir a um CAGR de 26,32% até 2031, o que os torna o grupo de clientes de crescimento mais rápido no mercado de memória co-empacotada. Sua ascens?o importa porque os grandes operadores de nuvem agora influenciam o design de memória de forma mais direta por meio de programas de aceleradores personalizados, requisitos de qualifica??o e planejamento em nível de plataforma em torno da infraestrutura de inferência e treinamento. O investimento da NVIDIA na Marvell em 2026 destaca que os sistemas de IA em escala de servidor est?o sendo construídos por meio de la?os mais profundos entre ecossistemas de computa??o, rede e memória, o que aumenta o valor estratégico dos clientes que controlam grandes roteiros de infraestrutura. Uma vez que esses compradores co-desenvolvem recursos de pacote e memória com fornecedores, os custos de troca aumentam porque o valor reside na integra??o validada, em vez de em um simples pedido de componente. Os OEMs de servidores, armazenamento e rede permanecem canais importantes para implanta??o corporativa, enquanto as empresas de eletr?nica automotiva e industrial representam um grupo menor, mas significativo, onde os requisitos de ciclo de vida, confiabilidade e temperatura importam tanto quanto a largura de banda nominal. Essa mudan?a dá ao mercado de memória co-empacotada um caráter de design personalizado mais forte, onde ganhar receita futura depende de se encaixar estreitamente em alguns grandes roteiros de clientes.

Análise Geográfica

A ?蝉颈补-笔补肠í蹿颈肠辞 detinha 56,58% da participa??o do mercado de memória co-empacotada em 2025 e está projetada para registrar o CAGR mais rápido de 26,27% até 2031, o que reflete a profunda concentra??o da regi?o em produ??o de HBM, capacidade de fundi??o e montagem de pacotes avan?ados. O mercado de memória co-empacotada permanece fortemente ancorado na Coreia do Sul e em Taiwan porque a Samsung Electronics e a SK Hynix lideram o fornecimento de memória, enquanto Taiwan permanece central para o empacotamento liderado por interposer e montagem de semicondutores terceirizada. Essa estrutura regional importa porque aproxima fisicamente a execu??o do design, a fabrica??o de memória e a integra??o em nível de pacote, o que encurta os ciclos de itera??o para plataformas de IA de alta largura de banda. A China está evoluindo de uma forma diferente, com a JCET planejando uma instala??o de empacotamento avan?ado de 7,8 bilh?es de CNY (1,15 bilh?es de USD) em Shanghai Lingang para atender clientes de eletr?nica de computa??o e automotiva à medida que a ambi??o de empacotamento local aumenta. O mercado de memória co-empacotada, portanto, extrai grande parte de sua escala da ?蝉颈补-笔补肠í蹿颈肠辞 n?o apenas porque as fábricas est?o localizadas lá, mas também porque a regi?o tem a cadeia operacional mais completa para empacotamento vinculado ao HBM hoje.

A América do Norte representa uma base de produ??o menor no mercado de memória co-empacotada, mas detém peso estratégico crescente porque muitos hyperscalers, designers de chips de IA e programas de política de empacotamento avan?ado est?o concentrados lá. O NIST declarou em janeiro de 2025 que o Departamento de Comércio dos EUA finalizou 1,4 bilh?es de USD em prêmios do NAPMP, incluindo suporte para a Instala??o Piloto de Empacotamento Avan?ado no Arizona e vários programas de processamento de substrato e fan-out. Os materiais para investidores da Amkor mostraram que seu campus de empacotamento avan?ado no Arizona permanecia no caminho certo para a instala??o de ferramentas em 2027 e início de produ??o em 2028, o que dá à América do Norte uma rota mais clara em dire??o à capacidade doméstica de empacotamento 2,5D e integra??o de HBM. Isso significa que o papel da regi?o no mercado de memória co-empacotada ainda é mais forte em demanda, design e política do que em oferta imediata, mas o esfor?o para mudar esse equilíbrio está agora claramente em andamento.

A Europa permanece menor em termos de produ??o direta, embora carregue valor estratégico por meio de pesquisa de processos e trabalho térmico em nível de pacote que pode influenciar a ado??o comercial posterior. O trabalho publicado pela imec em 2025 sobre mitiga??o térmica de HBM em GPU 3D mostra por que a Europa importa para o mercado de memória co-empacotada mesmo sem escala equivalente em capacidade de fabrica??o de HBM. O Jap?o, embora contado dentro da ?蝉颈补-笔补肠í蹿颈肠辞, tornou-se mais notável por meio da atividade de rampa relacionada ao HBM da Micron, o que adiciona outro nó de produ??o à base de fornecimento regional mais ampla. O Oriente Médio e a ?frica permanecem em estágio inicial de ado??o e s?o amplamente liderados pela demanda, enquanto a América do Sul n?o tem presen?a de produ??o significativa na janela de previs?o atual. Isso deixa o mercado de memória co-empacotada geograficamente concentrado, com esfor?os de diversifica??o crescendo, mas ainda n?o fortes o suficiente para alterar o centro de gravidade para longe da ?蝉颈补-笔补肠í蹿颈肠辞.