黑料不打烊

Tendencias e Información del Mercado

Demanda impulsada por IA en el borde para CI lógicos de latencia ultrabaja

El despliegue de IA en el borde desplazó las cargas de trabajo de inferencia desde los centros de datos en la nube hacia procesadores integrados en dispositivos que requerían tiempos de reacción inferiores a un milisegundo. En 2024, el Akida Pico de BrainChip entregó 0,35 TOPS/W, reduciendo los presupuestos de energía en un 90% en comparación con los DSP convencionales. EdgeCortix proyectó que dichos dispositivos de IA en el borde podrían capturar el 40% de los ingresos de semiconductores de IA para 2027, ya que los robots autónomos, los drones y los dispositivos ponibles no pueden tolerar una latencia en la nube de 50-100 ms. Con los sistemas de percepción en tiempo real que necesitan procesar datos de imagen y LiDAR en menos de 10 ms, los dise?adores de CI lógicos pivotaron hacia aceleradores de redes neuronales dispersas. La convergencia de la computación en el borde 5G y la inferencia de IA creó una oportunidad de mercado atendible de USD 15 mil millones para la lógica especializada para 2028, reforzando la trayectoria de crecimiento del mercado de CI lógicos.

El ADAS automotriz y los controladores de dominio requieren lógica de alta fiabilidad.

Los vehículos definidos por software consolidaron múltiples UCEs en controladores de dominio centralizados sujetos a grados de seguridad ISO 26262. En 2024, Renesas presentó el SoC R-Car V4H que fusionó control en tiempo real, inferencia de IA y ciberseguridad en un dado de 28 nm. La familia ADCU de Continental alcanzó 171 TOPS con piezas de grado AEC-Q100, y la plataforma Hardware 4.0 de Tesla apuntó a 1.000 TOPS, demostrando un salto de diez veces en cuatro a?os. Los CI lógicos automotrices, por tanto, llevaban aumentos de precio de 3 a 5 veces sobre los equivalentes de consumo, manteniendo la resiliencia de márgenes incluso en un ciclo deflacionario para los nodos maduros. El imperativo de fiabilidad impulsó contratos de suministro de largo ciclo de vida que profundizaron el bloqueo del cliente y apuntalaron la demanda en todo el mercado de CI lógicos.

Incentivos gubernamentales para fábricas de nodos avanzados

La Ley CHIPS de EE. UU. de 2024 reservó USD 52 mil millones mientras que el Fondo Nacional de CI de China a?adió USD 47 mil millones, inclinando la economía de las fábricas a favor de la capacidad localizada. El sitio de Ohio de Intel por USD 20 mil millones apunta a la lógica de 2 nm para 2027, y GlobalFoundries aseguró USD 1.500 millones para expandir sus líneas de 14/22 nm para clientes automotrices y de defensa. Los programas paralelos en Europa destinaron EUR 43 mil millones (USD 50.560 millones) para duplicar la participación del continente en la producción de semiconductores para 2030. Los subsidios impulsaron pedidos de herramientas de litografía ultravioleta extrema; ASML reportó tiempos de entrega de 18 meses para unidades de EUV de alta apertura numérica en 2025. El gasto de capital impulsado por incentivos amortiguó la oferta y amplió la diversidad geográfica, apoyando un crecimiento de dígito medio en el mercado de CI lógicos durante el horizonte de pronóstico.

Integración heterogénea 3D/2.5D que acelera el contenido de CI lógicos por paquete

El empaquetado avanzado permite a los arquitectos eludir los límites del tama?o del dado interconectando chiplets vertical y lateralmente. En 2024, el proceso SoIC de TSMC entregó una densidad de transistores 10 veces superior a los equivalentes planos, mientras que el MI300 de AMD fusionó dados de CPU, GPU y HBM en un interposer 2.5D. El Ponte Vecchio de Intel colocó 47 chiplets en un solo paquete, ilustrando cómo la integración heterogénea multiplicó el valor lógico por sistema sin las penalizaciones de rendimiento monolítico. La plataforma PAM4 de 1,6 Tbps a 3 nm de Marvell subrayó además las ganancias de ancho de banda posibles gracias al empaquetado 2.5D. La ola de empaquetado, por tanto, amplificó el contenido por unidad incluso cuando las geometrías de los dados individuales se reducían, elevando la intensidad de ingresos dentro del mercado de CI lógicos en su conjunto.

Cuellos de botella en equipos de litografía ultravioleta extrema

ASML siguió siendo el único proveedor de herramientas de EUV, y cada máquina de alta apertura numérica costó USD 350 millones y requirió 18 meses para su entrega. El rendimiento limitado frenó la capacidad por debajo de 3 nm: las tres grandes fundidoras necesitaban más de 200 unidades para 2030, pero la producción anual de ASML se estabilizó cerca de 60 sistemas. La hoja de ruta 18A de Intel dependió de la disponibilidad de alta apertura numérica, llevando la producción de riesgo hacia 2027. La pérdida de rendimiento debida al error de superposición subnanométrico agravó la presión sobre la capacidad, limitando el lado de la oferta del mercado de CI lógicos hasta que maduraron las nuevas generaciones de herramientas.

Escalada de costos de ingeniería no recurrente de dise?o <5 nm y licencias de propiedad intelectual

Los tape-outs de sub-5 nm demandaron entre USD 500 millones y USD 1.500 millones, excluyendo a todos salvo a los bolsillos más profundos. TSMC cobró USD 18.000 por oblea a 3 nm, un 50% más que a 5 nm. Los bloques de propiedad intelectual como el ARM Cortex-X925 registraron regalías un 40% más altas en comparación con los núcleos anteriores, mientras que los ciclos de verificación se extendieron a 24-36 meses.^{[2]Arm Ltd., "Cortex-X925 CPU Core Licensing," arm.com} La barrera de costos redujo el grupo de casas de dise?o calificadas a menos de 50 en todo el mundo, ralentizando la innovación en el borde avanzado y moderando el crecimiento en ese segmento del mercado de CI lógicos.

*Nuestras previsiones consideran los impactos de impulsores y restricciones como direccionales, no aditivos. Las previsiones de impacto reflejan el crecimiento base, los efectos de mezcla y las interacciones entre variables.

Análisis de segmentos

La lógica MOS de propósito especial capturó una participación del 32,12% del mercado de CI lógicos en 2025 y está en camino de alcanzar una CAGR del 5,74% hasta 2031. Esta rama está liderada por aceleradores de IA que compensan la ineficiencia de los procesadores de propósito general. Las divulgaciones de Meta en 2024 sobre matrices de multiplicación-acumulación mostraron ganancias de rendimiento específicas de la aplicación de 10 veces sobre los núcleos escalares tradicionales. Se proyecta que el tama?o del mercado de CI lógicos para dispositivos MOS orientados a IA crecerá a una tasa más rápida que el mercado agregado a medida que los hiperescaladores internalizan hojas de ruta de silicio personalizado.

La demanda de lógica MOS de propósito general, matrices de puertas, CI lógicos de propósito especial para comunicaciones y controladores/drivers creció de manera constante dentro de la electrónica de consumo y los módulos de tren de potencia. La electrificación automotriz inyectó volumen adicional en los CI controladores MOS que supervisan los sistemas de baterías. Mientras tanto, la lógica bipolar digital mantuvo un valor de nicho en los circuitos aeroespaciales endurecidos contra la radiación. El lanzamiento de Samsung en 2024 de chips de IA no binarios reforzó la tendencia hacia la lógica de propósito específico, apuntando a un panorama de proveedores cada vez más segmentado.

El grupo de ≤5 nm se expandió a una CAGR del 11,08% hasta 2031, impulsado por IA, HPC y aplicaciones móviles premium dispuestas a absorber los elevados costos de las obleas. Se espera que el tama?o del mercado de CI lógicos asociado con los nodos de ≤5 nm aumente en consonancia con la adopción del empaquetado avanzado. Al mismo tiempo, la clase de 20-44 nm retuvo una participación del 37,02% en 2025, apoyando la infotainment, el control industrial y el IoT sensible al costo. La incorporación de 3 nm de TSMC en 2024 entregó una densidad un 60% mayor en relación con 5 nm, aunque la prima limitó su uso a los productos insignia.

Los nodos de 10-19 nm cerraron las brechas de costo y rendimiento, sirviendo a los teléfonos inteligentes de gama media y las puertas de enlace en el borde. El segmento de ≥45 nm persistió como una opción de alto volumen para los sistemas con alta carga analógica en accionamientos de motores y sensores. La política industrial de China canalizó miles de millones hacia la autosuficiencia en 14 nm y 28 nm, reforzando la capacidad de nodos intermedios incluso cuando la atención global se gravitaba hacia 2-3 nm. En consecuencia, el mercado de CI lógicos mostró un perfil bifurcado: el volumen residía en los nodos maduros, pero los grupos de beneficios se consolidaron en el borde líder.

El formato de 300 mm mantuvo el 67,74% de la participación del mercado de CI lógicos en 2025 y registró una CAGR del 6,05% hasta 2031 debido a su superior recuento de dados por oblea. La migración de 200 mm a 300 mm redujo el costo unitario hasta en un 40%, impulsando la continua expansión de instalaciones existentes en 罢补颈飞á苍, Corea del Sur y los Estados Unidos. Sin embargo, Infineon amplió su capacidad automotriz de 200 mm para anclar la resiliencia del suministro, reflejando una preferencia atípica por fábricas probadas entre los fabricantes de automóviles.

Las líneas de ≤150 mm suministraron semiconductores compuestos y dispositivos MEMS donde predominaban los procesos especializados de lotes peque?os. GlobalFoundries optó por equilibrar su huella heredada de 200 mm con nuevas líneas de 300 mm, una estrategia que protegió contra la ciclicidad y maximizó la utilización de herramientas. Aunque las evaluaciones de 450 mm resurgieron periódicamente, el consenso mantuvo que los costos de conversión superaban los ahorros para tama?os de dados de CI lógicos por debajo de 150 mm?, dejando a 300 mm como el punto óptimo para la manufactura del mercado de CI lógicos convencional.

La electrónica automotriz registró una CAGR del 8,02% hasta 2031, la más rápida dentro del mercado de CI lógicos, ya que los vehículos eléctricos y autónomos incorporaron 2.000-3.000 dispositivos lógicos por unidad. Los controladores de dominio por sí solos llevaban entre USD 200 y USD 500 de contenido lógico, notablemente por encima de los niveles heredados. La infraestructura de TI y comunicaciones preservó una participación del 34,62% en 2025, pero enfrentó mejoras en la utilización que recortaron la demanda de silicio por servidor. Los procesadores EPYC de AMD consolidaron cargas de trabajo de cuatro zócalos en uno, subrayando los vientos en contra de eficiencia en los centros de datos.

La electrónica de consumo se moderó ante la saturación de los teléfonos inteligentes, aunque la realidad aumentada/realidad virtual y los dispositivos ponibles inyectaron nuevos vectores para la lógica especializada. La automatización industrial y las iniciativas de Industria 4.0 sostuvieron una expansión de dígito medio-único a medida que las plantas digitalizaban las capas de detección y control. Los dispositivos médicos ascendieron en la cadena de valor con lógica implantable que demandaba ciclos de validación extendidos, generando márgenes duraderos a pesar de los menores volúmenes. La interacción entre la fiabilidad automotriz y la innovación de consumo amplió el tapiz de aplicaciones que sustenta el mercado de CI lógicos.

Análisis geográfico

Mercado de CI Lógicos (Circuitos Integrados) de 础蝉颈补-笔补肠í蹿颈肠辞

础蝉颈补-笔补肠í蹿颈肠辞 concentró el 33,05% de los ingresos de 2025 y avanzó a una CAGR del 4,12%, impulsado por la participación del 64,9% de 罢补颈飞á苍 en la industria de fundiciones y la acelerada construcción de fábricas nacionales en China. Las fricciones políticas llevaron a los clientes multinacionales a diversificar sus fuentes de suministro fuera del Estrecho de 罢补颈飞á苍; sin embargo, TSMC mantuvo el liderazgo técnico en los procesos de 3 nm y en las primeras pruebas de dise?o a 2 nm. China invirtió 143 mil millones de USD hasta 2030 para elevar su capacidad de fundición hacia los 7 nm, reduciendo gradualmente, aunque sin cerrar, la brecha con los fabricantes de última generación.

Mercado de CI Lógicos (Circuitos Integrados) de América del Norte

América del Norte utilizó la Ley CHIPS para aumentar su participación en la producción del 10% en 2025 hacia el 22% en 2031. El complejo de Intel en Ohio representó la mayor instalación lógica de nueva construcción en la región, orientada a la producción de riesgo a 2 nm para 2027. Estados Unidos se benefició de la demanda en aceleradores de inteligencia artificial, microelectrónica aeroespacial y de defensa, y controladores de dominio automotriz; sin embargo, una escasez proyectada de 67.000 trabajadores especializados para 2030 amenazaba con obstaculizar el ritmo de expansión.

Mercado de CI Lógicos (Circuitos Integrados) de Europa, 础蝉颈补-笔补肠í蹿颈肠辞 y Oriente Medio

Europa se posicionó en torno a sus fortalezas en los sectores automotriz e industrial. La Ley de Chips por valor de 43 mil millones de EUR (50,56 mil millones de USD) estableció un objetivo del 20% de la producción mundial para 2030, aprovechando los clústeres en Alemania y Francia. Infineon y STMicroelectronics pivotaron hacia plataformas lógicas de potencia y seguridad crítica adaptadas al transporte electrificado y las fábricas inteligentes. Las inversiones paralelas en 闯补辫ó苍, Israel y el Golfo apuntaron a obtener posiciones iniciales, pero permanecieron por debajo de la escala del núcleo tripolar de Asia Oriental, América del Norte y Europa Occidental, manteniendo sus roles como zonas de demanda de rápido crecimiento más que como centros de producción del mercado de CI lógicos.

Panorama regulatorio

La regulación que afecta a los circuitos integrados lógicos está cada vez más condicionada por los controles de exportación relacionados con la seguridad nacional en el ámbito de la computación avanzada y por políticas industriales que vinculan la expansión de capacidad a incentivos públicos. En Estados Unidos, el Departamento de Comercio, a través de la Oficina de Industria y Seguridad (BIS), continúa perfeccionando las Regulaciones de Administración de Exportaciones para circuitos integrados de computación avanzada, incluida una norma final provisional de enero de 2025 que aclaró las expectativas de diligencia debida para el cumplimiento de los controles actualizados y la verificación del uso final.

En Europa, la Comisión Europea avanzó en una política centrada en la soberanía bajo el marco de la Ley Europea de Chips (Reglamento (UE) 2023/1781, en vigor desde septiembre de 2023) y, en junio de 2026, adoptó una propuesta para la Ley de Chips 2.0 que hace hincapié en el mapeo de las vulnerabilidades y dependencias de la cadena de suministro. Los debates de política en 2026 también incluyeron la consideración por parte de EE. UU. de un nuevo marco para las exportaciones de chips de IA, que condicionaría el acceso a compromisos de inversión en centros de datos de IA en EE. UU., lo que a?ade complejidad de cumplimiento para dise?adores, fundidoras y distribuidores que atienden la demanda transfronteriza de IA y HPC.

Análisis de la cadena de valor

La cadena de valor de los circuitos integrados lógicos abarca la arquitectura y la propiedad intelectual (núcleos de CPU/GPU/aceleradores e IP de interfaz), los flujos de EDA y verificación, la fabricación de obleas (IDM y fundidoras), el empaquetado avanzado y las pruebas, y luego la integración de módulos y sistemas a través de OEM e hyperscalers. La producción de vanguardia sigue estando altamente concentrada: la lógica sub-7 nm depende en gran medida de un peque?o grupo de fundidoras, mientras que la cadena de equipos incluye dependencias de fuente única o limitada, entre ellas ASML para la litografía EUV, además de proveedores en etapas anteriores como Carl Zeiss SMT (óptica) y TRUMPF (láseres de excitación EUV), con proveedores japoneses que suministran la mayoría de las fotorresinas EUV.

Las restricciones en el back-end se han acercado al front-end para la lógica intensiva en IA, con la capacidad de empaquetado avanzado (incluidas las ofertas de clase CoWoS) y la disponibilidad de HBM actuando como limitantes del rendimiento junto con la disponibilidad de equipos EUV. La mitigación del riesgo en la cadena de suministro también se manifiesta en la diversificación geográfica y en programas de inversión plurianuales, incluida la expansión de la fabricación en EE. UU. y la construcción de ecosistemas, con construcciones a escala de campus que vinculan la capacidad de obleas, el empaquetado y el abastecimiento de materiales críticos en un modelo operativo más anclado regionalmente.

Oportunidades de mercado y perspectivas futuras

Las oportunidades se concentran donde los cuellos de botella de capacidad se cruzan con las cargas de trabajo de IA y electrificación de rápido crecimiento, particularmente en el empaquetado avanzado, la entrega de energía y la computación crítica para la seguridad. La evidencia de que el empaquetado se está convirtiendo en un diferenciador central incluye el informe de TSMC sobre el uso en producción de CoWoS de tama?o de retícula 5.5 con un rendimiento superior al 98% en 2026, lo que respalda una vía para que los proveedores de circuitos integrados lógicos capturen un mayor contenido por paquete mediante chiplets e interconexión de alto ancho de banda, en lugar de depender únicamente de la reducción de nodos.

Los programas de localización y los grandes compromisos de capital también están abriendo espacio para proveedores calificados que puedan cumplir con los requisitos de abastecimiento nacional y garantía, manteniendo al mismo tiempo un rendimiento de vanguardia. En 2026, TSMC amplió su huella de inversión planificada en Arizona (incluidas fábricas adicionales orientadas a 2 nm y nodos posteriores), e Intel anunció una inversión de 5.000 millones de EUR para ampliar la capacidad de fabricación en Leixlip, Irlanda, para la producción del nodo Intel 3. En conjunto, estos movimientos amplían el ecosistema abordable para equipos, materiales, empaquetado y pruebas, y servicios de dise?o que atienden las hojas de ruta de lógica avanzada y mercados finales regulados como la infraestructura de centros de datos y la computación automotriz.