黑料不打烊

Markttrends und Einblicke

Miniaturisierung von Anlagen unterhalb von 3-nm-Knoten

Steigende Anforderungen an die Kantenliniengenauigkeit haben das ?tzen von der Materialentfernung zur Bearbeitung auf ?ngstr?m-Ebene transformiert. TSMCs N2-Pilotlinien verengten die Gleichm??igkeit innerhalb des Wafers im Jahr 2025 auf 0,8 Nanometer, was einen Wechsel zu Atomlagen?tzplattformen erzwang, die Reaktanten und Spülgase in Subsekundenzyklen pulsen.^{[1]TSMC Investor Relations, "TSMC Technology Symposium 2025," tsmc.com} Samsungs SF2-Prozess trat 2026 in die Serienproduktion ein, mit rückseitiger Stromversorgung, die auf Durchkontaktierungen von mehr als 120 Mikrometern Tiefe angewiesen ist – einer Tiefe, bei der herk?mmliche reaktive Ionenkammern Mikrolasteffekte und Seitenwandverbiegungen aufweisen.^{[2]Samsung Foundry, "Samsung Foundry Forum 2025," samsungfoundry.com} Intels 18A-RibbonFET-Knoten erfordern selektive laterale Rück?tzschritte, die für 22 % des Ausbeuteverlusts verantwortlich sind, wenn Plasmaparameter abweichen, was die Nachfrage nach Echtzeit-Endpunktkontrolle verst?rkt. Jeder inkrementelle Nanometer der Skalierung fügt nun nahezu USD 180 Millionen an ?tzinvestitionen pro Halbleiterwerk mit 50.000 Wafer-Starts pro Monat hinzu, was die Konsolidierung unter Logik-Halbleiterfabriken verst?rkt und die Stilllegung von 200-Millimeter-Linien beschleunigt. Anbieter mit feldaufrüstbaren Kammern sind daher positioniert, um wiederkehrende Einnahmen aus Rezeptkonvertierungen statt aus Neuinstallationen zu erzielen.

Rascher Kapazit?tsaufbau in chinesischen Halbleiterfabriken

Chinesische ?tzlieferungen überstiegen im Jahr 2025 trotz Exportbeschr?nkungen bei Lithografie der Spitzenklasse USD 4,2 Milliarden.^{[3]Reuters, "Mattson Technology Introduces Microwave Plasma Etcher," reuters.com} SMIC und Hua Hong fügten zusammen 85.000 Wafer-Starts pro Monat an Kapazit?t im Bereich 28–40 Nanometer hinzu, mit dem Ziel, Automobil- und IoT-Designs zu bedienen, bei denen die ?tzselektivit?t für High-k-Dielektrika die Schreib-L?sch-Ausdauer bestimmt. NAURAs Primo-nD-Serienplattformen werden für etwa 65 % des Preises konkurrierender Anlagen verkauft, erreichen jedoch eine Prozessgleichm??igkeit oberhalb von 14 Nanometern, was die durchschnittlichen Verkaufspreise im gesamten Markt für Halbleiter-?tzanlagen drückt. Die inl?ndische Auslastung sank Anfang 2026 auf 72 %, unter die Gewinnschwelle von 85 %, was darauf hindeutet, dass die Werkzeugnachfrage bis 2027 stagnieren k?nnte, sofern keine Exportm?rkte den ?berschuss aufnehmen.

?bergang zu Gate-All-Around (GAA)-Transistoren

GAA vervielfacht die ?tzkomplexit?t: Samsungs 3-Nanometer-Prozess erfordert 11 diskrete Plasmaschhritte zur Freisetzung schwebender Nanosheets gegenüber sechs bei FinFET-?quivalenten. Intels hybrides Drei-Schicht-Stapel verwendet Atomlagen?tzen, um die Schichtdicke zwischen 5 und 7 Nanometern einzustellen und dabei Antriebsstrom gegen Leckage abzuw?gen. TSMCs rückseitige Stromschienen führen Durchkontaktierungsaspektverh?ltnisse von 100:1 ein, was eine Kammerdruckregelung innerhalb von ±2 Millitorr erfordert, um Seitenwandrauheit zu unterdrücken. Lam Researchs Flex-Serie sicherte sich 2025 42 % der GAA-bezogenen ?tzauftr?ge, w?hrend Applied Materials' Sculpta ALE einen durchschnittlichen Verkaufspreis von USD 1,8 Millionen erzielte, dem Dreifachen eines Standard-Trocken?tzers. Hohe Werkzeugpreise, aber überlegene Margen veranlassen Marktführer, Abscheidung und Metrologie zu bündeln und damit Prozessintegrationsgebühren zu sichern.

Investitionsausgaben für Halbleiterwerke in den USA und der EU (CHIPS-Gesetze)

Bis Ende 2025 wurden USD 18,3 Milliarden an US-Zuschüssen vergeben, haupts?chlich an Intel, TSMC, Samsung und Micron, mit meilensteinbasierter Auszahlung, die an inl?ndische Inhaltsquoten geknüpft ist. Intels Projekte in Ohio und Arizona allein erfordern bis 2028 etwa USD 4,5 Milliarden an ?tzanlagen. In Europa treiben EUR 10 Milliarden Unterstützung für Intel Magdeburg zwei Halbleiterwerke an, die auf 18A-Knoten abzielen, obwohl Genehmigungsverfahren und Strompreise nahe EUR 0,32 pro kWh das Risiko von Zeitplanverz?gerungen bergen. Anbieter buchten 2025 USD 7,9 Milliarden an CHIPS-gebundenen ?tzauftr?gen, aber Meilensteinzahlungen setzen sie Bauverz?gerungen aus, was zu l?ngeren Forderungszyklen führt.

Zyklische Investitionsschwankungen im Speichersektor

Die Speicherausgaben sanken Anfang 2026, als die DRAM-Durchschnittsverkaufspreise um 18 % im Quartalsvergleich zurückgingen, was Micron dazu veranlasste, die Investitionsausgaben für das Gesch?ftsjahr 2026 auf USD 8,1 Milliarden zu kürzen, und SK Hynix dazu brachte, USD 1,2 Milliarden an Werkzeugbestellungen aufzuschieben. Samsung kürzte die Zuweisung für 2026 um 12 % auf KRW 22 Billionen (USD 16,8 Milliarden) und leitete Mittel in Richtung HBM4-Hochl?ufe um, bei denen die ?tzselektivit?t das thermische Budget kontrolliert. Der Markt für Halbleiter-?tzanlagen verzeichnet daher sequenzielle Umsatzrückg?nge, wenn sich Speicherbest?nde aufbauen, was Anbieter dazu zwingt, verl?ngerte Zahlungsbedingungen und servicebündelte Upgrades anzubieten, um die Margen zu schützen.

Volatilit?t der Exportkontrolle bei der Versorgung mit HF-Generatoren

Erg?nzungen zur Entit?tsliste im Oktober 2025 erfordern individuelle Lizenzen für HF-Generatoren über 27 MHz und 3 kW, was Advanced Energy und MKS Instruments dazu veranlasste, USD 420 Millionen an chinesischen Auftr?gen zu stornieren. Piotech und Naura steigerten die inl?ndische Generatorproduktion im Jahr 2025 auf 12.000 Einheiten, doch aktuelle Versionen erreichen maximal 2,1 kW und 13,56 MHz, was chinesische Halbleiterwerke zwingt, die ?tzzeiten um 18–25 % zu verl?ngern. Globale Originalger?tehersteller haben ihre Lagerbest?nde auf 90 Tage verdoppelt, was USD 280 Millionen an Betriebskapital bindet und die Herstellungskosten erh?ht. Die Versorgungsaufspaltung vergr??ert die Prozesseffizienzunterschiede zwischen Halbleiterwerken der Spitzenklasse und Reifknoten-Halbleiterfabriken, die auf lokalisierte Subsysteme angewiesen sind.

*Unsere Prognosen behandeln die Auswirkungen von Treibern und Einschr?nkungen als richtungsweisend und nicht additiv. Die Wirkungsprognosen berücksichtigen Basiswachstum, Mischungseffekte und Wechselwirkungen zwischen Variablen.

Segmentanalyse

Speicher hielt im Jahr 2025 einen Umsatzanteil von 39,12 % und damit den gr??ten Anteil an der Marktgr??e für Halbleiter-?tzanlagen, doch Advanced Packaging ist bereit, bis 2031 mit einer CAGR von 9,88 % zu wachsen. DRAM-Kondensatorgr?ben und 300-Schicht-NAND-Stapel erfordern Hochaspektverh?ltnis-?tzen, w?hrend HBM-f?hige Chiplet-Designs zus?tzliche Durchkontaktierungsschritte einführen. Die Packaging-Nachfrage wird durch Beschleuniger für künstliche Intelligenz verst?rkt, die acht oder mehr HBM3E-Stapel integrieren, wobei jeder Stapel drei dedizierte ?tzschritte für die Mikrobump-Freilegung und das Wafer-Ausdünnen hinzufügt. Werkzeugspezifikationen betonen nun ultra-niedrige Seitenwandrauheit und pr?zise Tiefenkontrolle, um Durchkontaktierungsneigung zu vermeiden, was einen Upgrade-Bedarf über bestehende 300-Millimeter-Linien hinweg schafft. 

Logik- und MPU-Anwendungen trugen im Jahr 2025 etwa 28 % des Umsatzes bei, da Intels 18A und TSMCs N2-Piloten die Risikoserienproduktion erreichten, w?hrend Halbleiterfabrikdienstleistungen etwa 18 % ausmachten. Leistungs- und diskrete Bauelemente repr?sentierten 7 %, angetrieben durch Elektrofahrzeug-Wechselrichter, die auf Graben?tzen in Siliziumkarbid-Wafern angewiesen sind. MEMS, Sensoren und optoelektronische Bauelemente teilten den Rest. ?ber den Prognosehorizont hinaus verengt sich die Marktanteilslücke im Markt für Halbleiter-?tzanlagen zwischen Speicher und Advanced Packaging, da Hybridbonding die BEOL-Schritte schneller vervielfacht als die DRAM- oder NAND-Kapazit?t w?chst, was Anbietern neue Einnahmequellen durch Kammeraufrüsts?tze bietet.

Nassb?nke verarbeiteten im Jahr 2025 68,89 % des ?tzungsbezogenen Wafervolumens dank Chargen?konomie von USD 0,12 pro Wafer, was ihre gefestigte Position im Markt für Halbleiter-?tzanlagen unterstreicht. Atomlagen?tzplattformen werden jedoch bis 2031 voraussichtlich eine CAGR von 8,03 % verzeichnen, da Sub-3-Nanometer-Gates und 300-Schicht-NAND eine Selektivit?t auf ?ngstr?m-Ebene erfordern. Induktiv gekoppelte Plasma?tzer deckten 2025 12 % der Ausgaben ab und werden für die Metalllinienstrukturierung bevorzugt, bei der hohe Ionendichte vertikale Profile erzeugt. Reaktive Ionensysteme hielten 9 %, stehen aber vor der Stilllegung, da 200-Millimeter-Halbleiterwerke altern, w?hrend tiefe reaktive Ionenwerkzeuge MEMS und Leistungsbauelemente mit einem Anteil von 6 % unterstützten. Anbieter bündeln nun KI-gesteuerte Plasmakontrolle, die Prozessfenster automatisch abstimmt, Qualifizierungszyklen um 20 % verkürzt und Waferausschuss reduziert.

Investitionsentscheidungen im Jahr 2026 zeigen einen zweigleisigen Weg: Halbleiterfabriken bestellen ALE-Werkzeuge für führende Knoten, w?hrend Automobil- und Industriekunden Nassb?nke für 200-Millimeter-Kapazit?t erneuern und ihren Abschreibungshorizont über 2030 hinaus verl?ngern. Diese Divergenz senkt die gemischten Durchschnittsverkaufspreise, erh?ht aber den Servicemix-Beitrag, da Anbieter ?ltere Kammern mit Endpunktmetrologie nachrüsten.

Nasschemikalien behielten im Jahr 2025 einen Umsatzanteil von 89,11 % und spiegeln ihre Allgegenwart bei der Fotolackentfernung und Oberfl?chenreinigung wider. Trocken?tzen wird bis 2031 voraussichtlich j?hrlich um 7,71 % wachsen und seinen Anteil an der Marktgr??e für Halbleiter-?tzanlagen erh?hen, da Plasmaprozesse für anisotrope Profile unverzichtbar werden. Umweltabgaben auf Perfluorkohlenstoffgase erh?hten die Verbrauchsmaterialkosten für Trocken?tzen im Jahr 2025 um etwa 8 %, doch Werkzeugaufrüstungen, die den Gasfluss um 30 % reduzieren, haben diese Belastung nahezu neutralisiert. Hybride Nass-Trocken-Prozesse entstehen: Lam Research und TSMC patentierten eine Sequenz, die verdünnte Flusss?urereinigung mit gepulstem Bias-Plasma kombiniert, was Rückst?nde um 45 % reduziert und den Wasserverbrauch um 30 % senkt. 

Für 3-Nanometer-GAA und 18A-RibbonFET weisen Chiphersteller ungef?hr gleiche Anzahlen von Nass- und Trockenschritten zu, aber Trockenplattformen machen 70 % des ?tzanlagenwerts aus, aufgrund h?herer Durchschnittsverkaufspreise und Kammer-pro-Prozess-Anforderungen. Folglich verschiebt sich der Markt für Halbleiter-?tzanlagen hin zu Einzelwafer-Hochdurchsatz-Trockenwerkzeugen mit In-situ-Metrologie, ein ?bergang, der künftige Serviceeinnahmen durch Software-Abonnements und Rezeptanalysen unterstützt.

Front-End-of-Line-Prozesse – einschlie?lich Gate-Rück?tzen, Source-Drain und flacher Grabenisolation – generierten 2025 63,32 % der Nachfrage und bleiben der prim?re Beitrag zum Marktanteil für Halbleiter-?tzanlagen. Doch Back-End-of-Line-Schritte werden voraussichtlich eine CAGR von 8,01 % liefern, da Kupfer-Damaszener-Stapel zunehmen und Hybridbonding Logik- und Speicher-Dies in einzelnen Geh?usen integriert. Intels 18A fügt drei zus?tzliche BEOL-Metallschichten gegenüber Intel 7 hinzu, erh?ht die Durchkontaktierungsanzahl um 28 % und treibt die Beschaffung von Leiter?tzkammern mit 20:1-Selektivit?t zwischen Kupfer und Low-k-Dielektrika an. Durchkontaktierungen und rückseitige Vias in Advanced Packaging verwischen die Grenze zwischen BEOL und Wafer-Level-Montage weiter und erweitern den adressierbaren Markt für Anbieter, die traditionell nur FEOL bedienten. 

SPTS und Veeco sicherten sich zusammen 22 % der Umverteilungsschicht-?tzauftr?ge im Jahr 2025 und bewiesen, dass Nischenanbieter Marktanteile gewinnen k?nnen, wenn Marktführer keine dedizierten Packaging-Portfolios haben. ?ber den Ausblickszeitraum hinaus bleibt der FEOL-Umsatz gr??er, aber das schnellere Wachstum von BEOL verschiebt Gewinnpools hin zu Lieferanten mit Leiter?tzkompetenz und robuster Kupferkorrosionsminderung.

Geografische Analyse

APAC-Markt für Halbleiter-?tzanlagen

Asien-Pazifik erwirtschaftete 56,52 % des Umsatzes im Jahr 2025, getragen vom Foundry-Cluster Taiwans, den Speicherchip-Fertigungslinien 厂ü诲办辞谤别补s und Chinas Lokalisierungsoffensive. Allein TSMC absorbierte sch?tzungsweise 6,8 Milliarden USD an ?tzanlagen für den Hochlauf der N3-Serienproduktion und N2-Pilotprojekte, w?hrend Samsung 3,2 Milliarden USD für die 3-Nanometer-GAA- und 1-Beta-DRAM-Fertigung buchte. Die japanischen Ausgaben entfielen gr??tenteils auf Kioxias 3D-NAND-Erweiterung und Renesas' Umrüstung auf automotive MCUs, w?hrend Indien und Südostasien zusammen unter 2 % ausmachten, da Greenfield-Fabs auf politische Klarheit warteten.

Nordamerika-Markt für Halbleiter-?tzanlagen

Nordamerika wird voraussichtlich mit einer CAGR von 8,98 % bis 2031 das regionale Wachstum anführen, da CHIPS-Act-F?rderungen mehrere Mega-Fab-Projekte voranbringen. Intels Standorte in Ohio und Arizona, TSMCs Phoenix-Werk und Microns DRAM-Fab in New York ben?tigen zusammen zwischen 2026 und 2029 rund 12 Milliarden USD an ?tzanlagen. Die dem nordamerikanischen Markt für Halbleiter-?tzanlagen zuzurechnende Marktgr??e k?nnte sich daher bis Ende des Jahrzehnts gegenüber dem Ausgangswert von 2025 verdoppeln. Meilensteinbasierte Finanzierungen und Tarifverhandlungen mit Gewerkschaften bringen jedoch Terminrisiken mit sich, die Anbieter durch flexible Lieferfenster und fortschrittsgebundene Rechnungsstellung absichern müssen.

EMEA- und 厂ü诲补尘别谤颈办补-Markt für Halbleiter-?tzanlagen

Europa erzielte 12 % des Umsatzes im Jahr 2025, angetrieben durch Intel Magdeburg und STMicroelectronics Crolles. Steigende Energiekosten – durchschnittlich 0,32 EUR pro kWh für Industriestrom, das Dreifache der US-amerikanischen Tarife – gef?hrden jedoch die Projektrenditen und veranlassen die Branche, Subventionen für erneuerbare Energien zu fordern. Der Nahe Osten, Afrika und 厂ü诲补尘别谤颈办补 blieben zusammen unter 3 %, obwohl Saudi-Arabiens NEOM-Initiative und Brasiliens Anreizprogramme für Automotive-Chips nach 2027 eine Nischenachfrage erschlie?en k?nnten.