黑料不打烊

Markttrends und Einblicke

KI- und HPC-Retikel-Limit-Umgehung

Der Chiplet-Markt wird durch die schlichte Tatsache vorangetrieben, dass sehr gro?e KI- und HPC-Prozessoren an der führenden Kante nicht mehr als einzelne monolithische Dies praktikabel sind. Mit steigendem Rechenbedarf bietet die Multi-Die-Integration Designern eine M?glichkeit, Logik, Speicherzugriff und I/O zu skalieren, ohne jede Funktion auf ein überdimensioniertes Siliziumstück zu zwingen. Deshalb ist der Chiplet-Markt nun eng mit dem Server-CPU- und KI-Beschleuniger-Fahrplan verknüpft, nicht nur mit Verpackungsinnovationen. AMD gab im Mai 2026 bekannt, dass sein 6th Gen EPYC Venice-Prozessor auf TSMCs 2-nm-Technologie in Produktion gegangen ist, was best?tigt, dass Chiplet-basiertes CPU-Design der bew?hrte Weg in die n?chste Generation von Server-Silizium bleibt.^{[1]Advanced Micro Devices, ?AMD kündigt Produktionshochlauf des n?chsten AMD EPYC-Prozessors 'Venice' auf TSMCs 2-nm-Prozesstechnologie an”, AMD Investor Relations, ir.amd.com} Der Chiplet-Markt profitiert auch davon, dass kleinere wiederverwendbare Dies die wirtschaftliche Hürde für Unternehmen senken, die kein vollst?ndiges führendes System-on-Chip-Programm finanzieren k?nnen. Dieser Kosten- und Ausbeutevorteil wandelt das Chiplet-Design von einer High-End-Option in eine zentrale Produktstrategie für fortschrittliche Rechenprogramme.

HBM-zentrierte 2,5D- und 3D-Verpackungsadoption

Der Chiplet-Markt wird auch dadurch gest?rkt, dass KI-Systeme Rechenlogik mit gestapeltem Speicher in dichten Verpackungsdesigns auf Paketebene kombinieren. In der Praxis bedeutet das, dass fortschrittliche Verpackungen keine unterstützende Funktion mehr sind, sondern zum Leistungszentrum des gesamten Ger?ts werden. Der Chiplet-Markt profitiert von diesem Wandel, weil die Paketarchitektur nun Bandbreite, Latenz und Skalierungseffizienz ebenso stark bestimmt wie die Transistordichte. Die im August 2025 ver?ffentlichte UCIe-3.0-Spezifikation verdoppelte die unterstützten Datenraten auf 48 GT/s und 64 GT/s, erweiterte die Sideband-Reichweite und fügte neue Verwaltungsfunktionen hinzu, was anspruchsvollere Multi-Die-Verpackungsdesigns langfristig einfacher unterstützbar macht. Diese Verbesserung ist bedeutsam, weil Speicher und Logik zunehmend gemeinsam auf Paketebene entworfen werden, anstatt sp?t im Prozess separat ausgew?hlt zu werden. Infolgedessen bewegt sich der Chiplet-Markt auf eine tiefere gemeinsame Entwicklung zwischen Beschleuniger-Designern, Verpackungsspezialisten und Speicherlieferanten zu.

Reduzierung der NRE-Kosten für fortschrittliche Knoten durch IP-Wiederverwendung

Der Chiplet-Markt w?chst, weil modulares Design die Kosten für den Zugang zu fortschrittlichen Knoten senkt. Anstatt ein vollst?ndiges benutzerdefiniertes System-on-Chip zu entwickeln, k?nnen Anbieter CPU-, I/O-, Sicherheits- oder Schnittstellen-Dies wiederverwenden und mit einem kleineren benutzerdefinierten Beschleuniger-Die kombinieren. Das senkt den Druck durch nicht wiederkehrende Entwicklungskosten und macht den Chiplet-Markt für Unternehmen au?erhalb der gr??ten Hyperscaler- und Prozessorgruppen zug?nglicher. Tenstorrent kündigte im Oktober 2025 sein Open Chiplet Atlas Ecosystem als lizenzgebührenfreies Interoperabilit?ts-Framework mit mehr als 50 Partnern an, was die wachsende Unterstützung für gemeinsame Bausteine und offenere Design-Einstiegspunkte signalisiert.^{[2]Tenstorrent, ?Tenstorrent kündigt Open Chiplet Atlas Ecosystem an”, Tenstorrent Newsroom, tenstorrent.com} Der Chiplet-Markt sollte sich auch in regulierten Branchen ausweiten, weil wiederverwendbare validierte Bl?cke besser zu strukturierter Verifizierungs- und Qualifizierungsarbeit passen. Diese Kombination aus niedrigeren Designkosten und besserer Wiederverwendbarkeit macht die Multi-Die-Entwicklung für eine breitere Kundenbasis kommerziell realistischer.

5G-, Cloud- und Netzwerknachfrage nach disaggregiertem Silizium

Der Chiplet-Markt wird nicht allein durch Rechenleistung angetrieben, da auch Netzwerk- und Cloud-Infrastruktur disaggregiertes Silizium mit Hochbandbreiten-Die-zu-Die-Verbindungen ben?tigt. Moderne KI-Systeme sind auf GPUs, CPUs, DPUs, Switches, NICs und Speichersubsysteme angewiesen, die innerhalb einer breiteren Plattform zusammenarbeiten. Diese Anforderung auf Systemebene weitet den Chiplet-Markt über klassische Prozessorkategorien hinaus in die Rack-Ebenen-Architektur aus. NVIDIA stellte die Vera Rubin-Plattform im M?rz 2026 mit 7 neuen Chips vor, die GPU, CPU, Switching, Netzwerk und andere Funktionen umfassen, was zeigt, wie die Chiplet-artige Systemzerlegung in das vollst?ndige KI-Infrastrukturdesign einzieht. NVIDIA und Marvell kündigten im M?rz 2026 auch eine NVLink Fusion-Partnerschaft an, wobei NVIDIA 2 Milliarden USD in Marvell investiert, was den kommerziellen Wert der benutzerdefinierten Netzwerk- und XPU-Integration in n?chste Generation KI-Fabrik-Deployments unterstreicht.^{[3]Marvell Technology, ?NVIDIA KI-?kosystem erweitert sich, da Marvell durch NVLink Fusion Kr?fte bündelt”, Marvell Investor Relations, investor.marvell.com} Der Chiplet-Markt verfügt daher über einen starken zweiten Nachfragemotor in Netzwerkstrukturen und Cloud-Infrastruktur, nicht nur im Allzweck-Computing.

Thermische und Stromversorgungsengp?sse in dichten Verpackungen

Der Chiplet-Markt steht vor einer klaren technischen Grenze beim W?rmemanagement, da mehr Rechen- und Speicherkapazit?t auf demselben Footprint untergebracht wird. Dichte 2,5D- und 3D-Verpackungsdesigns erzeugen W?rmelasten, mit denen standardm??ige Kühlans?tze au?erhalb der gr??ten Rechenzentrumsumgebungen kaum umgehen k?nnen. Dies ist eine direkte Einschr?nkung für den Chiplet-Markt, da die Einführung verz?gert werden kann, selbst wenn das Silizium selbst versandbereit ist. Eine Studie vom Februar 2026 in Materials zeigte, dass intelligente thermische Optimierung für Chiplet-basierte heterogene Verpackungen den thermischen Widerstand um 31 % und den Druckabfall um 42 % bei 500 W/cm? verbesserte, aber immer noch auf eingebettete mikrofluidische Strukturen anstatt auf konventionelle Kühlmethoden angewiesen war.^{[4]Xiaoming Li et al., ?Forschung zur intelligenten thermischen Optimierung für Chiplet-basierte heterogen integrierte KI-Chips mit eingebetteten blattaderinspierten fraktalen Mikrokan?len”, Materials, mdpi.com} Eine Arbeit vom Juli 2025 in Scientific Reports zeigte auch, dass die elektro-thermische Co-Optimierung in 2,5D-Stromversorgungsnetzwerken die Fehlerrate unter 4 % senken kann, obwohl dies erhebliche Fertigungskomplexit?t und Kosten hinzufügt.^{[5]Haoran Zhang et al., ?Elektro-thermische Co-Optimierung des 2,5D-Stromverteilungsnetzes mit TTSV-Kühlung”, Scientific Reports, nature.com} Das Ergebnis ist, dass der Chiplet-Markt in Hyperscale-Umgebungen am st?rksten bleibt, w?hrend ein breiterer Unternehmenseinsatz weiterhin von besseren thermischen und Stromversorgungsl?sungen abh?ngt.

Unreife herstellerübergreifende Interoperabilit?t und IP-Haftung

Der Chiplet-Markt entwickelt sich bei elektrischen Standards schneller als bei kommerzieller Verantwortlichkeit. Selbst wenn zwei Chiplets verbunden werden k?nnen, ben?tigen K?ufer noch Klarheit über Garantieverantwortung, Fehleranalyse und IP-Exposition, wenn verschiedene Anbieter am selben Paket beteiligt sind. Diese Unsicherheit verlangsamt die Einführung im Chiplet-Markt, weil Unternehmens- und regulierte Kunden keine technische Offenheit ohne klare kommerzielle Verantwortung wollen. UCIe 3.0 verbesserte die Verwaltbarkeit, Laufzeit-Rekalibrierung, Sideband-Reichweite und Notabschaltungsunterstützung, was die technische Seite des Multi-Anbieter-Betriebs unterstützt. Das UCIe-?kosystem umfasst nun wichtige Unternehmen wie AMD, Intel, Samsung und TSMC, was eine starke strategische Unterstützung für gemeinsame Interoperabilit?t zeigt, auch wenn vollst?ndiges H?ndler-Plug-and-Play noch in der Entwicklung ist.^{[6]UCIe-Konsortium, ?Chiplet Summit 2026, UCIe-Dynamik in einem wachsenden ?kosystem”, UCIe-Konsortium, uciexpress.org} Bis Haftungsregeln und Qualifizierungsnormen weiter ausgereift sind, wird der Chiplet-Markt weiterhin propriet?re ?kosysteme und eng verwaltete Partnerschaften gegenüber offenen Mix-and-Match-Deployments bevorzugen.

*Unsere Prognosen behandeln die Auswirkungen von Treibern und Einschr?nkungen als richtungsweisend und nicht additiv. Die Wirkungsprognosen berücksichtigen Basiswachstum, Mischungseffekte und Wechselwirkungen zwischen Variablen.

Segmentanalyse

CPUs hielten im Jahr 2025 einen Anteil von 34,54 % am Chiplet-Markt, w?hrend KI-Beschleuniger-ASICs bis 2031 voraussichtlich mit einem CAGR von 25,43 % wachsen werden. Diese Führungsposition spiegelt den Umfang der bestehenden Server-CPU-Basis und die Tatsache wider, dass Chiplet-basierte CPU-Layouts bereits in Cloud- und Unternehmens-Deployments bew?hrt sind. Der Chiplet-Markt hat sich daher auf CPUs für kurzfristige Einnahmen gestützt, w?hrend KI-ASICs als wichtigster Wachstumsmotor für die Zukunft dienen. AMDs fortlaufender EPYC-Fahrplan, einschlie?lich des Produktionshochlaufs für Venice auf TSMC 2nm im Mai 2026, zeigt, dass fortschrittliche Server-CPUs weiterhin auf Chiplet-Partitionierung angewiesen sind, um in die n?chste Knotengeneration vorzudringen. Der Chiplet-Markt profitiert auch davon, dass CPU-Plattformen K?ufern einen vertrauten Validierungspfad bieten, was das Einführungsrisiko im Vergleich zu v?llig neuen Beschleunigerkategorien senkt.

KI-Beschleuniger-ASICs wachsen schneller, weil Hyperscaler Silizium wollen, das auf spezifische Trainings- und Inferenz-Workloads zugeschnitten ist, anstatt nur auf Allzweck-Computing. Das treibt den Chiplet-Markt in Richtung benutzerdefinierter Rechen-Tiles, spezialisierter Speicheranordnungen und engerer Optimierung auf Paketebene für jedes Deployment-Profil. GPUs behalten noch immer ein erhebliches Umsatzgewicht im KI-Training, doch die Grenze zwischen GPUs, CPUs, DPUs, LPUs und anderen Beschleunigern wird immer unsch?rfer. NVIDIAs Vera Rubin-Plattform kombiniert mehrere Prozessorklassen innerhalb einer Systemarchitektur, was zeigt, wie heterogene Integration die alten Prozessortypgrenzen verwischt.^{[7]NVIDIA Corporation, ?NVIDIA Vera Rubin er?ffnet die agentische KI-Grenze”, NVIDIA Newsroom, nvidianews.nvidia.com} Die Chiplet-Branche bewegt sich daher auf gemischte Prozessorplattformen zu, anstatt auf klar abgegrenzte Einzelkategorie-Produkte.

Notiz: Segmentanteile aller einzelnen Segmente sind nach dem Berichtskauf verfügbar

2,5D-Interposer- und Bridge-basierte Verpackung entfiel im Jahr 2025 auf 37,71 % der Chiplet-Marktgr??e, w?hrend 3D-gestapelte und Hybrid-gebondete Verpackung bis 2031 voraussichtlich mit einem CAGR von 24,76 % wachsen wird. Die aktuelle Führungsposition von 2,5D spiegelt seine bessere kommerzielle Reife, breitere Werkzeugbasis und st?rkere Eignung für heutige KI-Beschleuniger- und High-End-CPU-Programme wider. Im Chiplet-Markt bleibt 2,5D die praktische Volumenplattform, weil es Leistung und Herstellbarkeit besser ausbalanciert als aggressivere 3D-Konzepte. Die UCIe-3.0-Ver?ffentlichung unterstützt diese Position, weil h?here unterstützte Datenraten und verbesserte Verwaltbarkeit erweitern, was Designer innerhalb fortschrittlicher Multi-Die-Verpackungslayouts tun k?nnen, bevor ein vollst?ndiger Wechsel zu komplexerem 3D-Logik-Stacking erforderlich wird. Das bedeutet, dass der Chiplet-Markt weiterhin auf 2,5D als Hauptmontagepfad setzen sollte, auch w?hrend die n?chste Generation von Verpackungsformaten an Dynamik gewinnt.

Gleichzeitig gestaltet Hybrid-Bonding die langfristige Richtung der Verpackung neu, weil es engere vertikale Integration und bessere Interconnect-Dichte unterstützt. Dies gibt dem Chiplet-Markt einen Weg zu niedrigerer Latenz und h?herer Bandbreite, ohne einfach Interposer oder Substrat-Footprints zu vergr??ern. Optische und Hochgeschwindigkeits-Die-zu-Die-Verbindungen erweitern auch die Rolle des fortschrittlichen Verpackungsdesigns in zukünftigen Scale-up-Systemen. Ayar Labs gab im September 2025 bekannt, dass es mit Alchip Technologies zusammenarbeitet, um TeraPHY UCIe optische I/O-Chiplets in Alchips Hochleistungs-ASIC-Designs zu integrieren, was zeigt, wie fortschrittliche Verpackung über rein elektrische Interconnects hinausgeht.^{[8]Ayar Labs, ?Ayar Labs und Alchip skalieren KI-Infrastruktur mit Co-Packaged Optics”, Ayar Labs News, ayarlabs.com} Die Chiplet-Branche beh?lt daher 2,5D als gegenw?rtiges Arbeitspferd bei, w?hrend 3D- und optische Verpackungsmodelle für den n?chsten Leistungsschritt vorbereitet werden.

Rechenzentren und Cloud-Computing hielten im Jahr 2025 einen Anteil von 43,67 % an der Chiplet-Marktgr??e und werden bis 2031 voraussichtlich mit einem CAGR von 25,92 % wachsen. Diese seltene Kombination aus gr??tem Anteil und schnellstem Wachstum zeigt, dass die Ausgaben für KI-Infrastruktur noch Raum zur Expansion haben, anstatt lediglich ?ltere Systeme zu ersetzen. Der Chiplet-Markt konzentriert sich auf Rechenzentren, weil dort K?ufer bereit sind, für h?here Bandbreitendichte, gr??ere Speicherpools und fortschrittlichere Kühll?sungen zu zahlen. NVIDIA gab im M?rz 2026 bekannt, dass gro?e Cloud-Anbieter und KI-Entwickler für Vera Rubin-Deployments in der Warteschlange standen, was best?tigt, dass n?chste Generation Chiplet-intensive Systeme zuerst von gro?en Rechenoperatoren absorbiert werden. Der Chiplet-Markt profitiert auch von einem Dual-Track-Beschaffungsmodell, bei dem Hyperscaler H?ndlerplattformen kaufen und gleichzeitig ihre eigenen benutzerdefinierten ASIC-Programme finanzieren.

Diese Konzentration schafft Zuteilungsrisiken für kleinere Endnutzer, da Premium-Kapazit?ten für fortschrittliche Verpackung tendenziell zuerst von den gr??ten KI-Infrastrukturk?ufern beansprucht werden. Hochleistungsrechnen bleibt ein wichtiger zweiter Nachfragepool, insbesondere in Wissenschafts-, Verteidigungs- und Simulationsworkloads, bei denen Rechendichte und Speichern?he wichtig sind. Automobil und Mobilit?t sind noch frühere Nutzer, aber Chiplet-Architekturen passen gut zur Bewegung hin zu zentralisierterer Fahrzeugelektronik und strengeren Validierungsanforderungen. Industrie-, Edge-KI- und Luft- und Raumfahrtanwendungen sind volumenm??ig kleiner, bleiben aber im Chiplet-Markt attraktiv, weil sie von Known-Good-Die-Disziplin, langen Qualifizierungszyklen und spezialisierten Leistungszielen profitieren.^{[9]JEDEC Solid State Technology Association, ?Beschaffungsstandard für Known Good Die”, JEDEC, jedec.org} Der Chiplet-Markt verbreitert sich daher nach Anwendung, aber seine Wertbasis bleibt fest in der Cloud- und Rechenzentrumsachfrage verankert.

Notiz: Segmentanteile aller einzelnen Segmente sind nach dem Berichtskauf verfügbar

Geografische Analyse

APAC Chiplet-Markt

Asien-Pazifik hielt 2025 einen Anteil von 35,93 % am Chiplet-Markt und war damit die gr??te regionale Basis für den Chiplet-Markt. Die Region führt, weil Taiwan weiterhin zentral für die fortschrittliche Gie?ereiproduktion und Paketintegration ist, w?hrend 厂ü诲办辞谤别补 bedeutende Kapazit?ten in den Bereichen Speicher und Verpackung beisteuert. Der Chiplet-Markt h?ngt auch von der Tiefe des OSAT- und Substrat-?kosystems in Asien-Pazifik ab, das eine Serienproduktion in einem Ausma? unterstützt, das nur wenige andere Regionen erreichen k?nnen. AMDs Update vom Mai 2026 zur Venice-Produktion bei TSMC 2nm unterstreicht Taiwans Rolle als zentralen Ausführungsstandort für fortschrittliche Server-Chip-Programme. Japan st?rkt seine Position im Chiplet-Markt durch Ausrüstung, Materialien und Verpackungskapazit?ten, da sich die regionale Lieferkette tiefer in die Fertigung auf fortschrittlichen Knoten bewegt. SEAJ prognostizierte, dass Japans inl?ndischer Markt für Halbleiterfertigungsanlagen im Gesch?ftsjahr 2026 um 22 % wachsen würde, was auf eine st?rkere lokale Pipeline für künftige Verpackungs- und Chip-Fertigungskapazit?ten hindeutet.^{[10]Japan Semiconductor Equipment Association, "Prognose für Halbleiter- und FPD-Fertigungsanlagen," SEAJ, seaj.or.jp}

Nordamerika Chiplet-Markt

Nordamerika wird voraussichtlich bis 2031 mit einem CAGR von 26,41 % wachsen und ist damit die am schnellsten wachsende Region im Chiplet-Markt. Das Wachstum wird durch die Konzentration von Hyperscalern, fabless Chip-Unternehmen, fortschrittlichen Systemdesignern und politisch gef?rderter Investitionen in inl?ndische Halbleiterkapazit?ten angetrieben. Der Chiplet-Markt ist in Nordamerika besonders aktiv, da viele der Unternehmen, die die KI-Systemarchitektur definieren, dort ans?ssig sind, auch wenn die Fertigung weiterhin Asien-Pazifik umfasst. Ayar Labs schloss im M?rz 2026 eine Series-E-Finanzierungsrunde über 500 Millionen USD ab und erkl?rte, die Mittel zur Beschleunigung der Produktion von co-verpackter Optik und zur Ausweitung der Aktivit?ten in Taiwan zu verwenden, was die Rolle der Region als Design- und Kapitalzentrum mit Verbindung zur asiatischen Fertigungsausführung verdeutlicht. Die im M?rz 2026 angekündigte Partnerschaft zwischen NVIDIA und Marvell im Rahmen von NVLink Fusion unterstreicht zudem, wie der Chiplet-Markt in Nordamerika durch Plattformallianzen rund um kundenspezifische XPUs, Netzwerke und Photonik gepr?gt wird.

EMEA und 厂ü诲补尘别谤颈办补 Chiplet-Markt

Europa nimmt im Chiplet-Markt eine kleinere Position ein, gewinnt jedoch durch Anwendungsf?lle in den Bereichen Automobil, Industrie, Luft- und Raumfahrt sowie sicheres Computing zunehmend an Relevanz. Das Nachfrageprofil der Region bevorzugt validierte und anwendungsspezifische Multi-Die-L?sungen gegenüber reiner Liefermenge. 厂ü诲补尘别谤颈办补 sowie der Nahe Osten und Afrika sind noch frühe Teilnehmer im Chiplet-Markt, wobei die Nachfrage haupts?chlich an importierte KI-Infrastruktur und den Aufbau von Cloud-Rechenzentren geknüpft ist. Diese Regionen sind heute noch bescheiden vertreten, dürften jedoch sichtbarer werden, wenn die Reichweite der Hyperscaler zunimmt und fortschrittliche Rechenplattformen in mehr Endm?rkte vordringen.