黑料不打烊

Markttrends und Einblicke

Beschleunigung der GAA- und 3D-IC-Einführung

Gate-all-around-Transistoren erfordern etwa 30 % mehr Polierschritte als FinFET-Knoten, da jeder Nanoblattstapel nanometergenau Topografieziele erfüllen muss, um Kurzschlüsse zu vermeiden. Dreidimensionale integrierte Schaltkreise verdoppeln den CMP-Bedarf erneut, da Hybridbonden sub-Angstr?m-Oberfl?chen auf beiden Dies erfordert, bevor Kupfer-zu-Kupfer-Kontakt hergestellt wird. Pilotlinien in Taiwan und 厂ü诲办辞谤别补 führen bereits 18–22 CMP-Durchl?ufe pro Wafer für 2-Nanometer-Logik durch, und das elektrochemisch-mechanische Polieren reduziert das Einsinken um bis zu 40 %, was die Ausbeute bei schmalen Gates verbessert.^{[1]Investor Relations, ?Ergebnisse und Produktankündigungen für das Gesch?ftsjahr 2025,” Applied Materials, appliedmaterials.com} Die Ausrüstungslieferungen der n?chsten Generation stiegen im Jahr 2025 um mehr als 40 %, was best?tigt, dass Mega-Fab-Hochl?ufe direkt in einen h?heren Verbrauchsmaterialbedarf münden.^{[2]Nature Electronics Redaktionsausschuss, ?Fortschritte beim elektrochemisch-mechanischen Polieren,” nature.com}

Schnelles Wachstum bei SiC- und GaN-Leistungsbauelementen

Die H?rte von Siliziumkarbid erfordert Diamant- oder Aluminiumoxid-Abrasivstoffe, die den Verschlei? von Polyurethan-Pads verdreifachen, was die Pad-Wechselh?ufigkeit und die Verbrauchsmaterialkosten erh?ht. Die Produktion von Wolfspeed im Jahr 2025 verbrauchte 22 % mehr Slurry pro Wafer als ihre Siliziumlinien, und dedizierte Verbindungshalbleiter-Bays wurden nach einem 5-prozentigen Ausbeuteverlust installiert, der auf Kreuzkontamination zurückgeführt wurde. Entegris antwortete mit einem GaN-spezifischen Pad, das Slurry zum Wafer-Rand leitet und die Defektrate in Beta-Tests um 18 % senkte. Regionale Automobilhersteller und Anbieter erneuerbarer Energien in Japan, Deutschland und den Vereinigten Staaten qualifizieren nun SiC- und GaN-Leistungsmodule, was den CMP-Bedarf über die Unterhaltungselektronik hinaus ausweitet.

US-amerikanische und EU-Halbleiterfabrik-Anreize zur Lokalisierung der CMP-Lieferkette

CHIPS-Act-Empf?nger müssen bis 2027 mindestens 55 % der Verbrauchsmaterialien im Inland beziehen, weshalb Slurry- und Pad-Hersteller Werke in Illinois, Arizona und Ohio ausbauen. BASF spiegelt diesen Schritt in Deutschland mit einem EUR 120 Millionen (USD 132 Millionen) teuren Mischwerk wider, das neben Intels Magdeburger Fabrik errichtet wird. Diese Projekte verkürzen die Frachtzeiten von Monaten auf Wochen, reduzieren Pufferbest?nde und Abfall. Ein duales Netzwerkmodell entsteht, mit kostengünstiger Massenproduktion in Asien-Pazifik und agilen Satellitenmischwerken im Westen, das Kostendisziplin mit geopolitischer Resilienz verbindet.^{[3]Reuters-Redaktion, ?Engp?sse bei Seltenerdelementen treiben Ceriumpreise an,” reuters.com}

KI-Rechenzentrum-Investitionsausgaben als Nachfragetreiber

Hyperscale-Betreiber gaben im Jahr 2025 fast USD 200 Milliarden für neue Rechenzentren aus, und 18 % davon entfielen auf Substrate, die nach dem Bonden CMP ben?tigen, um die Koplanarit?t unter 1 Mikrometer zu halten. NVIDIAs Blackwell-Interposer verwenden 14 CMP-Schritte pro Geh?use, doppelt so viele wie die Vorg?ngergeneration, w?hrend SK Hynix bis 2027 36 CMP-Werkzeuge für die Erweiterung von Hochbandbreitenspeichern hinzufügen wird. Geschlossene Systeme mit optischer Profilometrie gew?hrleisten eine S?ulenh?hengleichm??igkeit von 200 Nanometern, eine wesentliche Anforderung für gro?e Beschleunigerpakete. Ausgelagerte Anbieter von Halbleitermontage und -tests platzierten daher im Jahr 2025 Werkzeugbestellungen im Wert von über USD 300 Millionen, was zeigt, dass der Appetit der Rechenzentren den CMP-Bedarf tief in die Back-End-Lieferketten zieht.

Steigende Slurry-Inputkosten (Seltenerdelemente)

Chinas Exportquoten für 2025 lie?en die Ceriumoxidpreise im Jahresvergleich um 34 % steigen und schm?lerten die Bruttomargen der wichtigsten Slurry-Lieferanten, selbst nach Listenpreiserh?hungen von 7 %. Die Raffination au?erhalb Chinas liefert kaum 15 % des weltweiten Angebots, und die Substitution durch kolloidales Siliziumdioxid senkt die Oxidabtragsraten um bis zu 30 %, was die Werkzeugzykluszeit verl?ngert. DuPonts USD 45 Millionen teures Programm für ceriumfreie Chemikalien zielt auf eine Markteinführung im Jahr 2027 ab, doch Halbleiterfabriken bleiben kurzfristig exponiert. Kleinere regionale Anbieter ohne Absicherungskapazit?ten riskieren eine Konsolidierung, wobei Analysten vor 2028 mit drei bis fünf Marktaustritten rechnen.

Knappe OEM-Kapazit?t für 300-mm-Werkzeuge

Die Vorlaufzeiten für neue 300-Millimeter-Plattformen verl?ngerten sich Anfang 2026 auf 18 Monate, da Bewegungssteuerungsaktoren und Vakuumspannvorrichtungen weiterhin knapp sind. EBARA wies 60 % der Produktion 2026 langj?hrigen Kunden in Asien zu, was US-CHIPS-Fabriken verz?gerte und Intels Ohio-Zeitplan um sechs Monate nach hinten verschob. Gebrauchte 300-Millimeter-Ausrüstung erzielt nun Aufschl?ge von 40–50 %, und Halbleiterfabriken verl?ngern Wartungszyklen und setzen pr?diktive Analysen ein, um mehr Wafer aus alternden Anlagen zu gewinnen. Der Engpass erh?ht die Kapitalintensit?t für Greenfield-Projekte und gef?hrdet Liefermeilensteine, die an Subventionszahlungen geknüpft sind.

*Unsere Prognosen behandeln die Auswirkungen von Treibern und Einschr?nkungen als richtungsweisend und nicht additiv. Die Wirkungsprognosen berücksichtigen Basiswachstum, Mischungseffekte und Wechselwirkungen zwischen Variablen.

Segmentanalyse

CMP-Verbrauchsmaterialien erzielten im Jahr 2025 61,14 % des Umsatzes, was ihren wiederkehrenden Charakter und ihre direkte Verknüpfung mit dem Wafer-Volumen widerspiegelt, w?hrend Ausrüstung voraussichtlich mit einer CAGR von 8,12 % w?chst, da Halbleiterfabriken Legacy-Linien mit Endpunktsteuerungen auf Basis maschinellen Lernens nachrüsten. Slurries machen etwa 55 % der Verbrauchsmaterialausgaben aus, und Barrierchemikalien wachsen am schnellsten, da Gate-all-around-Knoten eine selektive Entfernung von Tantalnitrid ohne Kupferverlust erfordern, was die Marktnachfrage für chemisch-mechanisches Planarisieren st?rkt. Pads tragen 30 % der Ausgaben bei, wobei mikrotexturierte Designs die Pad-Lebensdauer um 25 % verl?ngern und Ausfallzeiten reduzieren. Diamantkonditionierer unterliegen Exportbeschr?nkungen, die das Angebot in Richtung Frankreich und die Vereinigten Staaten verlagern und den regionalen Einkauf neu gestalten.

Ausrüstungsbestellungen beschleunigen sich, da geschlossene Profilometrie es Betreibern erm?glicht, Paddruck und Slurry-Fluss in Echtzeit anzupassen und die Gesamtanlageneffektivit?t zu steigern. Die maschinell trainierten Algorithmen von Applied Materials sagen Pad-Konditionierungszyklen mit 95-prozentiger Genauigkeit voraus und reduzieren ungeplante Stopps um 30 %. EBARAs modulare K?pfe wechseln in 15 Minuten zwischen Silizium- und Siliziumkarbid-Rezepten und begegnen Kreuzkontaminationsbedenken. Revasums für 200-Millimeter-SiC-Substrate optimierte Werkzeuge verzeichneten im Jahr 2025 einen Buchungssprung von 62 %, was beweist, dass agile Nischenanbieter den Schwung der Verbindungshalbleiter im Markt für chemisch-mechanisches Planarisieren nutzen k?nnen.

Integrierte Schaltkreise machten im Jahr 2025 noch 46,32 % des Umsatzes aus, doch Verbindungshalbleiter werden voraussichtlich um 9,84 % pro Jahr wachsen, da Elektrofahrzeuge und erneuerbare Energienetze Siliziumkarbid- und Galliumnitrid-Leistungsmodule einsetzen. Logikbauelemente bei 3 Nanometern erfordern bis zu 22 CMP-Durchl?ufe, insbesondere für rückseitige Leistungsnetze, die Wafer-Ausdünnung plus Nachpolieren ben?tigen. Hochbandbreitenspeicherstapel steigern die Verbrauchsmaterialvolumina, da jedes Die in einem 12-Schicht-Sandwich Durchkontaktierungsfreilegungsschritte erfordert.

Siliziumkarbid-Module erfordern Abtragsraten unter 0,5 Mikrometern pro Minute, um die Kristallintegrit?t zu schützen, was die Polierzeit auf acht Minuten pro Wafer verl?ngert und die Slurry-Kosten erh?ht. Galliumnitrid-Hochfrequenzwafer ben?tigen eine Oberfl?chengüte von 0,2 Nanometern, um Millimeterwellenverluste zu minimieren. Advanced Packaging, einschlie?lich Fan-out-Wafer-Level-Packaging und 2,5D-Interposer, wuchs im Jahr 2025 um 11 % und fügt weiterhin CMP-Schritte nach der Umverdrahtungsschicht hinzu, was diverse Endm?rkte innerhalb des Marktgr??enrahmens für chemisch-mechanisches Planarisieren verankert.

Foundries absorbierten im Jahr 2025 49,64 % der K?ufe, da sie führende Knoten zuerst pilotieren und die dichtesten CMP-Werkzeugflotten besitzen. Taiwan Semiconductor Manufacturing Company und Samsung Foundry kauften zusammen im vergangenen Jahr über ein Drittel der weltweiten Slurry- und Pad-Tonnage und verankern damit Skaleneffekte. Integrierte Bauelementehersteller erfassten 28 %, nutzen aber ihr internes Design, um 15–20 % Verbrauchsmaterialrabatte zu sichern, was unabh?ngige Wettbewerber unter Druck setzt.

Ausgelagerte Anbieter von Halbleitermontage und -tests wachsen am schnellsten mit einer CAGR von 9,45 %, indem sie CMP in Back-End-Linien für Hybridbonden installieren. ASE verpflichtete sich zu USD 1,2 Milliarden, um die Fan-out-Wafer-Level-Packaging-Kapazit?t zu erweitern, und fügte 18 CMP-Werkzeuge in Taiwan und Malaysia hinzu. Amkor steigerte die CMP-Investitionsausgaben im Jahr 2025 um 48 %, um Beschleunigerpakete in Arizona und Vietnam zu unterstützen. Forschungsinstitute bleiben unter 3 % der Ausgaben, beeinflussen jedoch Chemietests, die zukünftige Markteinführungen untermauern, was ihr immaterielles Gewicht in der Branche für chemisch-mechanisches Planarisieren unterstreicht.

Das 300-Millimeter-Format behielt im Jahr 2025 einen Marktanteil von 63,96 % am Markt für chemisch-mechanisches Planarisieren, da mehr als 250 Halbleiterfabriken auf diesem Durchmesser polieren und die Auslastung weltweit durchschnittlich 82 % betrug. OEM-Vorlaufzeitbeschr?nkungen zwingen Halbleiterfabriken, Anlagen l?nger zu nutzen, und pr?diktive Analysen gewinnen zus?tzliche Wafer zwischen Pad-Wechseln.

Pilot-450-Millimeter-Programme gewannen an Dynamik, nachdem SEMI aktualisierte Handhabungsregeln herausgegeben hatte, die Wafer-Randausschlusszonen auf 5 Millimeter erweitern und damit die Nettochipausbeute-Gewinne schm?lern. Intel signalisierte Interesse an einer Einführung nach 2030, wenn CMP eine Nicht-Gleichm??igkeit innerhalb des Wafers von 2 % auf dem gr??eren Durchmesser erreichen kann. Applied Materials und EBARA pr?sentierten jeweils Prototypen, doch der Marktgr??enzuwachs für chemisch-mechanisches Planarisieren h?ngt von der synchronisierten Bereitschaft von Lithografie- und ?tzwerkzeugen ab, was die kommerziellen Zeitpl?ne ins n?chste Jahrzehnt verschiebt.

Geografische Analyse

APAC-Markt für chemisch-mechanisches Planarisieren

Der asiatisch-pazifische Raum erwirtschaftete 54,96 % des Umsatzes im Jahr 2025 und bleibt das Epizentrum der Hochvolumenproduktion. Taiwan Semiconductor Manufacturing Company allein betrieb mehr als 120 CMP-Werkzeuge auf drei Standorten zur Unterstützung der 2-Nanometer-Logik und bezog erhebliche Slurry-Importe über etablierte Logistikwege. 厂ü诲办辞谤别补 folgte mit speicherfokussierter Nachfrage, bei der die Through-Silicon-Via-Freilegung den Verbrauchsmaterialeinsatz pro Die-Stapel verdoppelt. China steigerte den CMP-Verbrauch um 6 % trotz Exportkontrollen, da inl?ndische Fabs Kapazit?ten für 28-Nanometer-Automotive-Chips aufbauten und dabei ausgereifte Anlagen nutzten, die von den jüngsten Beschr?nkungen ausgenommen sind.

Nordamerika-Markt für chemisch-mechanisches Planarisieren

Nordamerika wird voraussichtlich mit einer CAGR von 7,8 % wachsen, was die Anreize des CHIPS Act widerspiegelt, die Slurry- und Pad-Werke an neue Fabs in Arizona, Ohio und Texas knüpfen. Entegris und Cabot Microelectronics begannen jeweils mit dem Bau von Anlagen innerhalb von 80 Kilometern vom Intel-Campus in Ohio, wodurch die Lieferzyklen von acht Wochen auf unter zwei Wochen verkürzt und Just-in-time-Modelle gest?rkt wurden. Der Arizona-Standort von Taiwan Semiconductor Manufacturing Company begann Ende 2026 mit der Installation von 24 neuen CMP-Werkzeugen und markierte damit die gr??te einzelne Werkzeuglieferung in die Vereinigten Staaten seit mehr als einem Jahrzehnt. Samsungs Taylor-Projekt sah sich einer viermonatigen Verz?gerung bei der CMP-Lieferung gegenüber, was zeigt, dass Kapazit?tsengp?sse bei OEMs nach wie vor ein limitierender Faktor für westliche Expansionen sind.

Europa und 厂ü诲补尘别谤颈办补 – Markt für chemisch-mechanisches Planarisieren

Europa wird bis 2031 mit einem Tempo von 7,5 % wachsen, da der EU Chips Act 43 Milliarden EUR in Fabs, Materialien und Qualifizierungsprogramme lenkt. Intels Werk in Magdeburg erhielt Subventionen in H?he von 10 Milliarden EUR (11 Milliarden USD) und plant die Installation von 30 CMP-Werkzeugen bis 2029 für seinen 18A-Knoten, der die Polierungsschritte dank rückseitiger Stromversorgung verdoppelt. Das Joint Venture European Semiconductor Manufacturing Company hat 28-Nanometer- und 22-Nanometer-Linien für den Produktionsstart 2027 in Dresden geplant, was die automotive Nachfrage verankert, die Zuverl?ssigkeit über absolute Dichte stellt. 厂ü诲补尘别谤颈办补 bleibt klein, w?chst jedoch am schnellsten mit 8,37 %, da Brasilien und Argentinien Steuergutschriften einsetzen, um Investoren im Bereich ausgelagerter Halbleitermontage und -prüfung anzuziehen, die CMP-Bereiche nach der Verbindung in der N?he von Automobil-Elektronik-Clustern installieren.