黑料不打烊

Globale Trends und Erkenntnisse im Markt f眉r chemisch-mechanisches Planarisieren

Beschleunigung der GAA- und 3D-IC-Einf眉hrung

Gate-all-around-Transistoren erfordern etwa 30 % mehr Polierschritte als FinFET-Knoten, da jeder Nanoblattstapel nanometergenau Topografieziele erf眉llen muss, um Kurzschl眉sse zu vermeiden. Dreidimensionale integrierte Schaltkreise verdoppeln den CMP-Bedarf erneut, da Hybridbonden sub-Angstr枚m-Oberfl盲chen auf beiden Dies erfordert, bevor Kupfer-zu-Kupfer-Kontakt hergestellt wird. Pilotlinien in Taiwan und 厂眉诲办辞谤别补 f眉hren bereits 18鈥�22 CMP-Durchl盲ufe pro Wafer f眉r 2-Nanometer-Logik durch, und das elektrochemisch-mechanische Polieren reduziert das Einsinken um bis zu 40 %, was die Ausbeute bei schmalen Gates verbessert.^{[1]Investor Relations, 鈥濫rgebnisse und Produktank眉ndigungen f眉r das Gesch盲ftsjahr 2025,鈥� Applied Materials, appliedmaterials.com} Die Ausr眉stungslieferungen der n盲chsten Generation stiegen im Jahr 2025 um mehr als 40 %, was best盲tigt, dass Mega-Fab-Hochl盲ufe direkt in einen h枚heren Verbrauchsmaterialbedarf m眉nden.^{[2]Nature Electronics Redaktionsausschuss, 鈥濬ortschritte beim elektrochemisch-mechanischen Polieren,鈥� nature.com}

Schnelles Wachstum bei SiC- und GaN-Leistungsbauelementen

Die H盲rte von Siliziumkarbid erfordert Diamant- oder Aluminiumoxid-Abrasivstoffe, die den Verschlei脽 von Polyurethan-Pads verdreifachen, was die Pad-Wechselh盲ufigkeit und die Verbrauchsmaterialkosten erh枚ht. Die Produktion von Wolfspeed im Jahr 2025 verbrauchte 22 % mehr Slurry pro Wafer als ihre Siliziumlinien, und dedizierte Verbindungshalbleiter-Bays wurden nach einem 5-prozentigen Ausbeuteverlust installiert, der auf Kreuzkontamination zur眉ckgef眉hrt wurde. Entegris antwortete mit einem GaN-spezifischen Pad, das Slurry zum Wafer-Rand leitet und die Defektrate in Beta-Tests um 18 % senkte. Regionale Automobilhersteller und Anbieter erneuerbarer Energien in Japan, Deutschland und den Vereinigten Staaten qualifizieren nun SiC- und GaN-Leistungsmodule, was den CMP-Bedarf 眉ber die Unterhaltungselektronik hinaus ausweitet.

US-amerikanische und EU-Halbleiterfabrik-Anreize zur Lokalisierung der CMP-Lieferkette

CHIPS-Act-Empf盲nger m眉ssen bis 2027 mindestens 55 % der Verbrauchsmaterialien im Inland beziehen, weshalb Slurry- und Pad-Hersteller Werke in Illinois, Arizona und Ohio ausbauen. BASF spiegelt diesen Schritt in Deutschland mit einem EUR 120 Millionen (USD 132 Millionen) teuren Mischwerk wider, das neben Intels Magdeburger Fabrik errichtet wird. Diese Projekte verk眉rzen die Frachtzeiten von Monaten auf Wochen, reduzieren Pufferbest盲nde und Abfall. Ein duales Netzwerkmodell entsteht, mit kosteng眉nstiger Massenproduktion in Asien-Pazifik und agilen Satellitenmischwerken im Westen, das Kostendisziplin mit geopolitischer Resilienz verbindet.^{[3]Reuters-Redaktion, 鈥濫ngp盲sse bei Seltenerdelementen treiben Ceriumpreise an,鈥� reuters.com}

KI-Rechenzentrum-Investitionsausgaben als Nachfragetreiber

Hyperscale-Betreiber gaben im Jahr 2025 fast USD 200 Milliarden f眉r neue Rechenzentren aus, und 18 % davon entfielen auf Substrate, die nach dem Bonden CMP ben枚tigen, um die Koplanarit盲t unter 1 Mikrometer zu halten. NVIDIAs Blackwell-Interposer verwenden 14 CMP-Schritte pro Geh盲use, doppelt so viele wie die Vorg盲ngergeneration, w盲hrend SK Hynix bis 2027 36 CMP-Werkzeuge f眉r die Erweiterung von Hochbandbreitenspeichern hinzuf眉gen wird. Geschlossene Systeme mit optischer Profilometrie gew盲hrleisten eine S盲ulenh枚hengleichm盲脽igkeit von 200 Nanometern, eine wesentliche Anforderung f眉r gro脽e Beschleunigerpakete. Ausgelagerte Anbieter von Halbleitermontage und -tests platzierten daher im Jahr 2025 Werkzeugbestellungen im Wert von 眉ber USD 300 Millionen, was zeigt, dass der Appetit der Rechenzentren den CMP-Bedarf tief in die Back-End-Lieferketten zieht.

Steigende Slurry-Inputkosten (Seltenerdelemente)

Chinas Exportquoten f眉r 2025 lie脽en die Ceriumoxidpreise im Jahresvergleich um 34 % steigen und schm盲lerten die Bruttomargen der wichtigsten Slurry-Lieferanten, selbst nach Listenpreiserh枚hungen von 7 %. Die Raffination au脽erhalb Chinas liefert kaum 15 % des weltweiten Angebots, und die Substitution durch kolloidales Siliziumdioxid senkt die Oxidabtragsraten um bis zu 30 %, was die Werkzeugzykluszeit verl盲ngert. DuPonts USD 45 Millionen teures Programm f眉r ceriumfreie Chemikalien zielt auf eine Markteinf眉hrung im Jahr 2027 ab, doch Halbleiterfabriken bleiben kurzfristig exponiert. Kleinere regionale Anbieter ohne Absicherungskapazit盲ten riskieren eine Konsolidierung, wobei Analysten vor 2028 mit drei bis f眉nf Marktaustritten rechnen.

Knappe OEM-Kapazit盲t f眉r 300-mm-Werkzeuge

Die Vorlaufzeiten f眉r neue 300-Millimeter-Plattformen verl盲ngerten sich Anfang 2026 auf 18 Monate, da Bewegungssteuerungsaktoren und Vakuumspannvorrichtungen weiterhin knapp sind. EBARA wies 60 % der Produktion 2026 langj盲hrigen Kunden in Asien zu, was US-CHIPS-Fabriken verz枚gerte und Intels Ohio-Zeitplan um sechs Monate nach hinten verschob. Gebrauchte 300-Millimeter-Ausr眉stung erzielt nun Aufschl盲ge von 40鈥�50 %, und Halbleiterfabriken verl盲ngern Wartungszyklen und setzen pr盲diktive Analysen ein, um mehr Wafer aus alternden Anlagen zu gewinnen. Der Engpass erh枚ht die Kapitalintensit盲t f眉r Greenfield-Projekte und gef盲hrdet Liefermeilensteine, die an Subventionszahlungen gekn眉pft sind.

*Unsere aktualisierten Prognosen behandeln die Auswirkungen von Treibern und Hemmnissen als richtungsweisend und nicht additiv. Die 眉berarbeiteten Wirkungsprognosen spiegeln das Basiswachstum, Mixeffekte und Wechselwirkungen zwischen Variablen wider.

Segmentanalyse

Nach Produkttyp: Ausr眉stungsumr眉stungen verringern den Abstand

CMP-Verbrauchsmaterialien erzielten im Jahr 2025 61,14 % des Umsatzes, was ihren wiederkehrenden Charakter und ihre direkte Verkn眉pfung mit dem Wafer-Volumen widerspiegelt, w盲hrend Ausr眉stung voraussichtlich mit einer CAGR von 8,12 % w盲chst, da Halbleiterfabriken Legacy-Linien mit Endpunktsteuerungen auf Basis maschinellen Lernens nachr眉sten. Slurries machen etwa 55 % der Verbrauchsmaterialausgaben aus, und Barrierchemikalien wachsen am schnellsten, da Gate-all-around-Knoten eine selektive Entfernung von Tantalnitrid ohne Kupferverlust erfordern, was die Marktnachfrage f眉r chemisch-mechanisches Planarisieren st盲rkt. Pads tragen 30 % der Ausgaben bei, wobei mikrotexturierte Designs die Pad-Lebensdauer um 25 % verl盲ngern und Ausfallzeiten reduzieren. Diamantkonditionierer unterliegen Exportbeschr盲nkungen, die das Angebot in Richtung Frankreich und die Vereinigten Staaten verlagern und den regionalen Einkauf neu gestalten.

Ausr眉stungsbestellungen beschleunigen sich, da geschlossene Profilometrie es Betreibern erm枚glicht, Paddruck und Slurry-Fluss in Echtzeit anzupassen und die Gesamtanlageneffektivit盲t zu steigern. Die maschinell trainierten Algorithmen von Applied Materials sagen Pad-Konditionierungszyklen mit 95-prozentiger Genauigkeit voraus und reduzieren ungeplante Stopps um 30 %. EBARAs modulare K枚pfe wechseln in 15 Minuten zwischen Silizium- und Siliziumkarbid-Rezepten und begegnen Kreuzkontaminationsbedenken. Revasums f眉r 200-Millimeter-SiC-Substrate optimierte Werkzeuge verzeichneten im Jahr 2025 einen Buchungssprung von 62 %, was beweist, dass agile Nischenanbieter den Schwung der Verbindungshalbleiter im Markt f眉r chemisch-mechanisches Planarisieren nutzen k枚nnen.

Nach Anwendung: Verbindungshalbleiter 眉berproportional stark

Integrierte Schaltkreise machten im Jahr 2025 noch 46,32 % des Umsatzes aus, doch Verbindungshalbleiter werden voraussichtlich um 9,84 % pro Jahr wachsen, da Elektrofahrzeuge und erneuerbare Energienetze Siliziumkarbid- und Galliumnitrid-Leistungsmodule einsetzen. Logikbauelemente bei 3 Nanometern erfordern bis zu 22 CMP-Durchl盲ufe, insbesondere f眉r r眉ckseitige Leistungsnetze, die Wafer-Ausd眉nnung plus Nachpolieren ben枚tigen. Hochbandbreitenspeicherstapel steigern die Verbrauchsmaterialvolumina, da jedes Die in einem 12-Schicht-Sandwich Durchkontaktierungsfreilegungsschritte erfordert.

Siliziumkarbid-Module erfordern Abtragsraten unter 0,5 Mikrometern pro Minute, um die Kristallintegrit盲t zu sch眉tzen, was die Polierzeit auf acht Minuten pro Wafer verl盲ngert und die Slurry-Kosten erh枚ht. Galliumnitrid-Hochfrequenzwafer ben枚tigen eine Oberfl盲cheng眉te von 0,2 Nanometern, um Millimeterwellenverluste zu minimieren. Advanced Packaging, einschlie脽lich Fan-out-Wafer-Level-Packaging und 2,5D-Interposer, wuchs im Jahr 2025 um 11 % und f眉gt weiterhin CMP-Schritte nach der Umverdrahtungsschicht hinzu, was diverse Endm盲rkte innerhalb des Marktgr枚脽enrahmens f眉r chemisch-mechanisches Planarisieren verankert.

Nach Endnutzer: OSAT-Ausgaben beschleunigen sich

Foundries absorbierten im Jahr 2025 49,64 % der K盲ufe, da sie f眉hrende Knoten zuerst pilotieren und die dichtesten CMP-Werkzeugflotten besitzen. Taiwan Semiconductor Manufacturing Company und Samsung Foundry kauften zusammen im vergangenen Jahr 眉ber ein Drittel der weltweiten Slurry- und Pad-Tonnage und verankern damit Skaleneffekte. Integrierte Bauelementehersteller erfassten 28 %, nutzen aber ihr internes Design, um 15鈥�20 % Verbrauchsmaterialrabatte zu sichern, was unabh盲ngige Wettbewerber unter Druck setzt.

Ausgelagerte Anbieter von Halbleitermontage und -tests wachsen am schnellsten mit einer CAGR von 9,45 %, indem sie CMP in Back-End-Linien f眉r Hybridbonden installieren. ASE verpflichtete sich zu USD 1,2 Milliarden, um die Fan-out-Wafer-Level-Packaging-Kapazit盲t zu erweitern, und f眉gte 18 CMP-Werkzeuge in Taiwan und Malaysia hinzu. Amkor steigerte die CMP-Investitionsausgaben im Jahr 2025 um 48 %, um Beschleunigerpakete in Arizona und Vietnam zu unterst眉tzen. Forschungsinstitute bleiben unter 3 % der Ausgaben, beeinflussen jedoch Chemietests, die zuk眉nftige Markteinf眉hrungen untermauern, was ihr immaterielles Gewicht in der Branche f眉r chemisch-mechanisches Planarisieren unterstreicht.

Nach Wafer-Gr枚脽e: Jenseits von 450 mm noch experimentell

Das 300-Millimeter-Format behielt im Jahr 2025 einen Marktanteil von 63,96 % am Markt f眉r chemisch-mechanisches Planarisieren, da mehr als 250 Halbleiterfabriken auf diesem Durchmesser polieren und die Auslastung weltweit durchschnittlich 82 % betrug. OEM-Vorlaufzeitbeschr盲nkungen zwingen Halbleiterfabriken, Anlagen l盲nger zu nutzen, und pr盲diktive Analysen gewinnen zus盲tzliche Wafer zwischen Pad-Wechseln.

Pilot-450-Millimeter-Programme gewannen an Dynamik, nachdem SEMI aktualisierte Handhabungsregeln herausgegeben hatte, die Wafer-Randausschlusszonen auf 5 Millimeter erweitern und damit die Nettochipausbeute-Gewinne schm盲lern. Intel signalisierte Interesse an einer Einf眉hrung nach 2030, wenn CMP eine Nicht-Gleichm盲脽igkeit innerhalb des Wafers von 2 % auf dem gr枚脽eren Durchmesser erreichen kann. Applied Materials und EBARA pr盲sentierten jeweils Prototypen, doch der Marktgr枚脽enzuwachs f眉r chemisch-mechanisches Planarisieren h盲ngt von der synchronisierten Bereitschaft von Lithografie- und 脛tzwerkzeugen ab, was die kommerziellen Zeitpl盲ne ins n盲chste Jahrzehnt verschiebt.

Geografische Analyse

Asien-Pazifik erzielte im Jahr 2025 54,96 % des Umsatzes und bleibt das Epizentrum der Hochvolumenproduktion. Taiwan Semiconductor Manufacturing Company allein betrieb mehr als 120 CMP-Werkzeuge auf drei Campussen zur Unterst眉tzung der 2-Nanometer-Logik und bezog erhebliche Slurry-Importe 眉ber etablierte Logistikwege. 厂眉诲办辞谤别补 folgte mit speicherorientierter Nachfrage, bei der die Durchkontaktierungsfreilegung den Verbrauchsmaterialeinsatz pro Die-Stapel verdoppelt. China steigerte den CMP-Verbrauch um 6 % trotz Exportkontrollen, da inl盲ndische Halbleiterfabriken 28-Nanometer-Kapazit盲ten f眉r Automobil-Chips hinzuf眉gten und dabei ausgereifte Ausr眉stung nutzten, die von den j眉ngsten Beschr盲nkungen ausgenommen ist.

Nordamerika wird voraussichtlich mit einer CAGR von 7,8 % wachsen, was CHIPS-Act-Anreize widerspiegelt, die Slurry- und Pad-Werke an neue Halbleiterfabriken in Arizona, Ohio und Texas kn眉pfen. Entegris und Cabot Microelectronics Corporation begannen jeweils mit dem Bau von Anlagen innerhalb von 80 Kilometern vom Intel-Campus in Ohio, was die Lieferzyklen von acht Wochen auf unter zwei Wochen verk眉rzt und Just-in-time-Modelle st盲rkt. Der Arizona-Standort von Taiwan Semiconductor Manufacturing Company begann Ende 2026 mit der Installation von 24 neuen CMP-Werkzeugen, was die gr枚脽te einzelne Werkzeuglieferungswelle in die Vereinigten Staaten seit mehr als einem Jahrzehnt darstellt. Samsungs Taylor-Projekt sah sich einer viermonatigen Verz枚gerung bei der CMP-Anlieferung gegen眉ber, was zeigt, dass OEM-Kapazit盲tsengp盲sse ein entscheidender Faktor f眉r westliche Expansionen bleiben.

Europa wird bis 2031 mit einem Tempo von 7,5 % wachsen, da der EU-Chips-Act EUR 43 Milliarden in Halbleiterfabriken, Materialien und Arbeitskr盲fteprogramme lenkt. Intels Magdeburger Werk sicherte sich EUR 10 Milliarden (USD 11 Milliarden) an Subventionen und plant, bis 2029 30 CMP-Werkzeuge f眉r seinen 18A-Knoten zu installieren, der die Polierschritte dank r眉ckseitiger Stromversorgung verdoppelt. Das Gemeinschaftsunternehmen European Semiconductor Manufacturing Company hat 28-Nanometer- und 22-Nanometer-Linien f眉r den Start 2027 in Dresden geplant, was automobilgerechte Nachfrage verankert, die Zuverl盲ssigkeit 眉ber absolute Dichte stellt. 厂眉诲补尘别谤颈办补 bleibt klein, w盲chst aber am schnellsten mit 8,37 %, da Brasilien und Argentinien Steuergutschriften einsetzen, um ausgelagerte Anbieter von Halbleitermontage und -tests anzulocken, die Post-Bond-CMP-Bays in der N盲he von Automobil-Elektronik-Clustern installieren.